“山下典洪”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果26个，建议您升级VIP下载更多相关专利

[发明专利]纳米尺度的半导体器件的气隙间隔物构造-CN201780041377.3有效
发明人： S·V·恩古源;山下典洪;程慷果;T·J·小黑格;朴灿鲁;E·利宁格;李俊涛;S·梅赫塔 -专利权人：泰塞拉公司
申请日： 2017-07-21 - 公布日： 2023-10-27 - 主分类号： H01L21/768 文献下载
摘要：提供了具有形成为半导体器件的BEOL或MOL层的一部分的气隙隔离物的半导体器件，以及制造这种气隙隔离物的方法。例如，一种方法包括在基板上形成第一金属结构和第二金属结构，其中第一和第二金属结构彼此相邻设置，在第一和第二金属结构之间设置绝缘材料。蚀刻绝缘材料以在第一和第二金属结构之间形成空间。使用夹断沉积工艺在第一和第二金属结构上沉积一层介电材料，以在第一和第二金属结构之间的空间中形成气隙，其中气隙的一部分在第一金属结构和第二金属结构中的至少一个的上表面上方延伸。
纳米尺度半导体器件间隔构造

[发明专利]输出之间具有金属屏蔽的基于电容器的突触网络结构-CN202180083511.2在审
发明人：张辰;杨杰;孔德欣;山下典洪 -专利权人：国际商业机器公司
申请日： 2021-11-02 - 公布日： 2023-08-18 - 主分类号： G06N3/063 文献下载
摘要：一种神经网络设备包括第一多个突触网络电容器，其中第一多个突触网络电容器中的突触网络电容器共享第一输出端子。神经网络设备还包括第二多个突触网络电容器，其中第二多个突触网络电容器中的突触网络电容器共享第二输出端子。更进一步地，神经网络设备包括设置在第一输出端子和第二输出端子之间的金属屏蔽。神经网络设备可用作人工智能系统的一部分。
输出之间具有金属屏蔽基于电容器突触网络结构

[发明专利]垂直晶体管自对准触点工艺形成的嵌入式底部金属触点-CN201880032182.7有效
发明人：刘作光;范淑贞;吴恒;山下典洪 -专利权人：国际商业机器公司
申请日： 2018-04-19 - 公布日： 2023-07-28 - 主分类号： H01L29/66 文献下载
摘要：实施例涉及用于具有嵌入式底部金属触点的垂直场效应晶体管(VFET)的方法和所得结构。在衬底的掺杂区域上形成半导体鳍片。使与半导体鳍片相邻的掺杂区域的一部分凹陷，并且在凹陷部分上形成嵌入式触点。选择导电轨道的材料使得嵌入式触点的导电率高于掺杂区域的导电率。
垂直晶体管自对准触点工艺形成嵌入式底部金属

[发明专利]具有竖直晶体管的只读存储器-CN202180068242.2在审
发明人： 山下典洪 -专利权人：国际商业机器公司
申请日： 2021-09-10 - 公布日： 2023-07-14 - 主分类号： H10B20/00 文献下载
摘要：提供了一种只读存储器(ROM)设备。该ROM设备包括具有多个竖直传输场效应晶体管(VFET)的衬底。该ROM设备还包括设置在每个VFET上的未激活半导体层。未激活的半导体层包括基本上未被激活的注入掺杂剂。
具有竖直晶体管只读存储器

[发明专利]高K介电特征均匀性的方法-CN201880069329.X有效
发明人：张辰;山下典洪;杨振荣 -专利权人：国际商业机器公司
申请日： 2018-10-23 - 公布日： 2023-06-20 - 主分类号： H01L21/8234 文献下载
摘要：提供了一种形成垂直传输鳍式场效应晶体管的方法。该方法包括在衬底上形成掺杂层，以及在掺杂层上形成多层鳍，其中多层鳍包括下修整层部分、上修整层部分以及在上下修整层部分之间的鳍状沟道部分。去除下修整层部分的一部分以形成下修整层柱，并且去除上修整层部分的一部分以形成上修整层柱。在上修整层柱附近形成上凹槽填充物，在下修整层柱附近形成下凹槽填充物。去除鳍状状沟道部分的一部分以在上修整层柱和下修整层柱之间形成鳍状状沟道柱。
特征均匀方法

[发明专利]堆叠的垂直晶体管存储器单元-CN202080076297.3在审
发明人：张辰;山下典洪;程慷果;吴恒 -专利权人：国际商业机器公司
申请日： 2020-10-16 - 公布日： 2022-06-17 - 主分类号： H01L27/11 文献下载
摘要：一种半导体器件，包括堆叠的晶体管存储器单元。所述堆叠的晶体管存储器单元包括含有多个底部晶体管的底部层级，所述多个底部晶体管包括至少一个非浮置晶体管和至少一个浮置晶体管。所述至少一个浮置晶体管具有与所述堆叠的晶体管存储器单元的其他晶体管电断开的至少一个端子。所述堆叠的晶体管存储器单元还包括含有至少一个顶部晶体管的顶部层级，以及交叉耦合部，所述交叉耦合部包括外延区域(epi)连接部和在所述顶部层级与所述底部层级之间的和栅极到epi连接部。
堆叠垂直晶体管存储器单元

[发明专利]用于堆叠式垂直传输场效应晶体管的混合栅极堆叠集成-CN202080027677.8在审
发明人： 山下典洪;安藤崇志;O·格鲁申克夫;张辰;渡部宏治 -专利权人：国际商业机器公司
申请日： 2020-03-25 - 公布日： 2021-11-12 - 主分类号： H01L27/088 文献下载
摘要：一种形成半导体结构的方法包括：形成一个或多个垂直鳍部，每个垂直鳍部包括为堆叠式VTFET结构的下部垂直传输场效应晶体管(VTFET)提供垂直传输通道的第一半导体层，所述第一半导体层上方的隔离层，以及所述隔离层上方的为所述堆叠式VTFET结构的上部VTFET提供垂直传输通道的第二半导体层。该方法还包括形成第一栅极堆叠，该第一栅极堆叠包括第一栅极电介质层和和第一栅极导体层，其围绕垂直鳍部的第一半导体层的一部分。该方法还包括形成第二栅极堆叠，该第二栅极堆叠包括第二栅极电介质层和第二栅极导体层，其围绕垂直鳍部的第二半导体层的一部分。第一栅极导体层和第二栅极导体层是相同的材料。
用于堆叠垂直传输场效应晶体管混合栅极集成

[发明专利]用于电子和空穴迁移率增强的双鳍集成-CN201680011417.5有效
发明人：刘作光;陈家佑;山下典洪;王苗苗 -专利权人：上海佑磁信息科技有限公司
申请日： 2016-02-17 - 公布日： 2021-09-03 - 主分类号： H01L21/336 文献下载
摘要：提供了一种用于形成半导体器件的技术。在半导体层上的硬掩模层之上形成牺牲芯棒。在牺牲芯棒的侧壁上形成间隔体。移除牺牲芯棒以留下间隔体。掩模工艺留下暴露的间隔体的第一组，第二组被保护。响应于掩模工艺，第一鳍蚀刻工艺经由间隔体的第一组在半导体层中形成鳍的第一组。鳍的第一组具有垂直的侧壁轮廓。另一个掩模工艺留下暴露的间隔体的第二组，间隔体的第一组和鳍的第一组被保护。响应于其他的掩模工艺，第二鳍蚀刻工艺使用间隔体的第二组在半导体层中形成鳍的第二组。鳍的第二组具有梯形的侧壁轮廓。
用于电子空穴迁移率增强集成

[发明专利]用于堆叠的垂直传输场效应晶体管的双重传输取向-CN201980085874.2在审
发明人： 山下典洪;张辰;程慷果;吴恒 -专利权人：国际商业机器公司
申请日： 2019-12-02 - 公布日： 2021-08-06 - 主分类号： H01L21/02 文献下载
摘要：一种半导体结构，包括：衬底；垂直鳍状物，所述垂直鳍状物设置在所述衬底的顶表面上方；第一垂直传输场效应晶体管(VTFET)，所述第一垂直传输场效应晶体管围绕所述垂直鳍状物的第一部分设置在所述衬底的所述顶表面上方；隔离层，所述隔离层围绕所述垂直鳍状物的第二部分设置在所述第一VTFET上方；以及第二VTFET，所述第二VTFET围绕所述垂直鳍状物的第三部分设置在所述隔离层的顶表面上方。垂直鳍状物的第一部分包括具有第一晶体取向的第一半导体层，第一晶体取向为第一VTFET提供第一垂直传输沟道，所述垂直鳍状物的所述第二部分包括绝缘体，并且所述垂直鳍状物的所述第三部分包括具有第二晶体取向的第二半导体层，所述第二晶体取向提供用于所述第二VTFET的第二垂直传输沟道。
用于堆叠垂直传输场效应晶体管双重取向

[发明专利]具有增加的电流驱动能力的H形VFET-CN201880073344.1在审
发明人：张辰;程慷果;山下典洪;苗欣;许文豫 -专利权人：国际商业机器公司
申请日： 2018-11-01 - 公布日： 2020-07-14 - 主分类号： H01L29/78 文献下载
摘要：提供了用于增加Weff VFET器件的技术。在一个方面，一种形成鳍结构的方法包括：将硬掩模沉积到衬底上；将心轴材料沉积到所述硬掩模上；沿第一方向图案化所述心轴材料以形成第一心轴；在所述第一心轴旁边形成第一间隔物；在第一心轴之间形成第二心轴；沿垂直于所述第一方向的第二方向图案化所述第一心轴/所述第二心轴；在所述第一/第二心轴旁边形成垂直于所述第一间隔物的第二间隔物；选择性地移除所述第一/第二心轴，从而留下由所述第一/第二间隔物形成的阶梯形图案；将所述阶梯形图案转移到所述硬掩模，然后转移到所述衬底。还提供了一种形成VFET器件、VFET鳍结构和VFET器件的方法。
具有增加电流驱动能力 vfet

[发明专利]多阈值电压晶体管结构以及形成、配置该结构的方法-CN201610162011.9有效
发明人：范淑贞;S·K·卡纳卡萨巴帕西;玉仁祚;山下典洪 -专利权人：国际商业机器公司
申请日： 2016-03-21 - 公布日： 2020-02-07 - 主分类号： H01L29/78 文献下载
摘要：本公开涉及替换金属栅极CMOS器件上的稳定的多阈值电压器件。提供了一种用于多电压阈值晶体管结构的技术。在鳍上形成窄沟道和长沟道。在鳍上形成外延层，并且在外延层上形成层间电介质层。鳍上的间隔物限定窄沟道和长沟道。在窄沟道和长沟道中沉积高k电介质材料。在窄沟道和长沟道中的高k电介质材料上沉积金属层。使窄沟道中的高k电介质材料的高度凹陷。从窄沟道和长沟道去除金属层。在窄沟道和长沟道中沉积功函数金属。沉积栅极传导金属以填充窄沟道和长沟道。在结构的顶表面上沉积帽层。
替换金属栅极 cmos 器件稳定阈值电压

[发明专利]金属绝缘体半导体（MIS）接触及其形成方法以及晶体管-CN201610004901.7有效
发明人：陈家佑;刘作光;山下典洪;叶俊呈 -专利权人：国际商业机器公司
申请日： 2016-01-05 - 公布日： 2018-09-14 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及金属绝缘体半导体(MIS)接触及其形成方法以及晶体管。描述了一种用于形成金属绝缘体半导体(MIS)接触的方法、包括MIS的晶体管以及MIS接触。该方法包括：蚀刻用于形成接触的开口，所述开口延伸到半导体区域的上表面。该方法同样包括以选择的深度在半导体区域的上表面内注入金属离子；并且将半导体区域的上表面转换为金属氧化物绝缘层。该方法进一步包括在绝缘层上形成金属层。
金属绝缘体半导体 mis 接触及其形成方法以及晶体管

[发明专利]半导体器件及其制造方法-CN201410708154.6有效
发明人： V·S·巴斯克;刘作光;山下典洪;叶俊呈 -专利权人：国际商业机器公司
申请日： 2014-11-28 - 公布日： 2018-08-24 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了包括改善的外延形貌的finFET。一种半导体器件包括半导体衬底，该半导体衬底具有形成于其上表面上的多个半导体鳍。外延材料被形成在所述半导体衬底的上表面上以及所述半导体鳍的外表面上。所述外延材料包括epi上表面，所述epi上表面具有接触所述半导体鳍的下部区域和形成于所述下部区域上方的上部区域。所述上部区域与所述半导体鳍的上表面平行地延伸。
包括改善外延形貌 finfet

[发明专利]半导体器件及其制造方法-CN201410705030.2有效
发明人： V·S·巴斯克;刘作光;山下典洪;叶俊呈 -专利权人：国际商业机器公司
申请日： 2014-11-26 - 公布日： 2018-06-05 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及半导体器件及其制造方法。一种半导体器件包括：衬底，其沿着第一方向延伸以限定衬底长度，并沿着与所述第一方向垂直的第二方向延伸以限定衬底宽度。第一半导体鳍形成于所述衬底的上表面上。所述第一半导体鳍沿着所述第二方向延伸第一距离以限定第一鳍宽度。第一栅极沟道形成于在所述衬底中形成的第一源/漏结与在所述第一半导体鳍中形成的第二源/漏结之间。第一栅极叠层形成于所述第一栅极沟道的侧壁上。第一间隔物被设置在所述第一栅极叠层与所述第一源/漏结之间。
衬底半导体器件半导体鳍方向延伸漏结栅极叠层栅极沟道方向垂直间隔物上表面侧壁制造

[发明专利]半导体器件及其制造方法-CN201410187244.5有效
发明人： V·S·巴斯克;山下典洪 -专利权人：格芯公司
申请日： 2014-05-06 - 公布日： 2017-11-24 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及半导体器件及其制造方法。一种半导体器件包括第一衬底部分以及被设置为从所述第一衬底部分离开一距离处的第二衬底部分。所述第一衬底部分包括界定至少一个半导体鳍的第一有源半导体层、以及直接在所述鳍上形成的第一多晶层。所述第一多晶层被构图以界定至少一个半导体栅极。所述第二衬底部分包括被夹置在第二有源半导体区与氧化物层之间的掺杂区。所述氧化物层保护所述第二有源半导体区和所述掺杂区。所述掺杂区包括被所述第一掺杂区分隔开的第一掺杂区域和第二掺杂区域以界定耗尽区。
半导体器件及其制造方法

1
2
下一页»
尾页
共 26 条