专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果29个,建议您升级VIP下载更多相关专利
  • [发明专利]一种MOS栅控晶闸管-CN201811525422.5有效
  • 胡飞;宋李梅;韩郑生;杜寰 - 中国科学院微电子研究所
  • 2018-12-13 - 2022-08-23 - H01L29/745
  • 本发明提供一种MOS栅控晶闸管。所述MOS栅控晶闸管包括阴极、栅极和阳极三个电极,其中,所述栅极包括NMOS和PMOS,所述MOS栅控晶闸管还包括N‑P‑N‑P四层结构区和P+扩散区,其中,所述N‑P‑N‑P四层结构区包括N+阴极区、P基区、N型漂移区、N+缓冲层和P+阳极区,所述N型漂移区中靠近所述P+扩散区的区域内设置N型埋层。本发明能够抑制基极电阻控制晶闸管BRT和发射极开关晶闸管EST开启过程中的snapback现象,从而能够解决多元胞开启不一致问题,提高器件工作可靠性。
  • 一种mos晶闸管
  • [发明专利]一种超结器件结构、器件及制备方法-CN201811477951.2有效
  • 王琳;王立新;宋李梅;罗家俊;韩郑生 - 中国科学院微电子研究所
  • 2018-12-05 - 2022-04-26 - H01L29/06
  • 本发明实施例提供了一种超结器件结构、器件及制备方法,其中所述超结器件结构,包括:衬底第一掺杂类型柱区、第二掺杂类型柱区、第一栅极、第二栅极以及第一引流区;所述第一掺杂类型柱区、所述第二掺杂类型柱区均设置在所述衬底上方,所述第二掺杂类型柱区位于两个所述第一掺杂类型柱区之间,所述第一栅极和所述第二栅极隔离,且分别设置在两个所述第一掺杂类型柱区的基区上方,所述第二掺杂类型柱区的顶端设置有用于引导电荷流向的第一引流区。本发明解决了现有技术在实现抗单粒子栅穿的同时带来的第一掺杂类型和第二掺杂类型柱区的电荷不平衡问题,提高了超结器件的动态特性,以及抗单粒子特性。
  • 一种器件结构制备方法
  • [发明专利]半导体器件及其制造方法-CN201811613682.8有效
  • 万宁;李科;丛密芳;任建伟;李永强;宋李梅;黄苒;赵博华;苏畅;李浩;黄振兴;杜寰 - 北京顿思集成电路设计有限责任公司
  • 2018-12-27 - 2022-04-22 - H01L29/78
  • 本申请公开了一种半导体器件及其制造方法,该半导体器件包括:衬底;外延层,位于衬底上;栅介质层,位于外延层上;栅极,位于栅介质层上;源区与漏区,分别位于栅极两侧;漂移区,位于外延层中,并与栅极的一侧相邻,漂移区与漏区位于栅极的同一侧;以及屏蔽环,至少覆盖漂移区与栅极相邻的部分,半导体器件还包括位于漂移区中的第一掺杂区,第一掺杂区与屏蔽环的位置对应,其中,衬底与外延层为第一掺杂类型,源区、漏区、漂移区、以及第一掺杂区为第二掺杂类型,第一掺杂区的掺杂浓度大于漂移区的掺杂浓度。该半导体器件通过在漂移区中设置第一掺杂区从而提高了半导体器件的击穿电压,同时降低了器件的导通电阻,优化了半导体器件的性能。
  • 半导体器件及其制造方法
  • [发明专利]LDMOS器件及其制造方法-CN201910149287.7有效
  • 万宁;李科;丛密芳;任建伟;李永强;宋李梅;黄苒;赵博华;苏畅;李浩;黄振兴;杜寰 - 北京顿思集成电路设计有限责任公司
  • 2019-02-28 - 2022-02-08 - H01L21/336
  • 公开了一种LDMOS器件及其制造方法,包括形成衬底以及位于衬底上方的外延层,衬底与外延层具有第一导电类型;在外延层中形成下沉区,下沉区至少部分接触衬底;在外延层中形成具有第一导电类型的埋层,埋层覆盖下沉区;在外延层上依次形成栅氧化层以及栅极;在栅极下方形成彼此靠近的具有第二导电类型的漂移区和第一导电类型的沟道区,漂移区远离下沉区;分别在沟道区形成源区,在漂移区形成漏区,源区通过下沉区与衬底连接,埋层形成于栅极靠近源区的一侧。本发明通过光刻注入一中等掺杂浓度的与沟道区导电类型一致的埋层,埋层位于沟道下方并覆盖下沉区,使得寄生晶体管内的基区电阻下降,避免了因寄生晶体管开启烧毁器件。
  • ldmos器件及其制造方法
  • [发明专利]一种绝缘栅双极性晶体管结构及其制备方法-CN201910482149.0在审
  • 胡飞;宋李梅;韩郑生;杜寰 - 中国科学院微电子研究所
  • 2019-06-04 - 2020-12-04 - H01L29/739
  • 本发明提供一种绝缘栅双极性晶体管结构及其制备方法。包括:集电极结构,包括底部集电极,位于底部集电极上方的P++集电极区和位于P++集电极区上方的N+缓冲层;漂移区,位于N+缓冲层的上方,其中,漂移区中有超结结构,超结结构为沿着第三维z方向依次交替放置的多根第一掺杂立柱和多根第二掺杂立柱;表面结构,位于漂移区上方,其中,表面结构包括P基区、浮空P基区、设置在P基区中的沟槽栅极以及P+发射极区和N+发射极区、以及设置在浮空P基区、沟槽栅极和P+发射极区和N+发射极区上方的顶部发射极,其中,P+发射极区与N+发射极区交替放置在垂直于平面的第三维z方向上。本发明的IGBT结构能够抑制集电极偏置感应势垒降低效应,提升器件工作能力。
  • 一种绝缘极性晶体管结构及其制备方法
  • [发明专利]基于SiC MOSFET器件并联使用的自动化分拣电路及自动化分拣方法-CN201810506631.9有效
  • 孙茂友;宋李梅;周丽哲 - 江苏矽导集成科技有限公司
  • 2018-05-24 - 2020-07-10 - G01R31/26
  • 本发明公开了一种基于SiC MOSFET器件并联使用的自动化分拣电路,供电单元一通过串联负载给器件漏极供电,电流监测单元一用于测量通过器件的电流,驱动单元一为器件提供所需的调制驱动;供电单元二通过恒流源给Q1供电,Q1的栅极与驱动单元二连接,电流监测单元二用于测量通过Q1的电流,驱动单元二为Q1提供驱动,与驱动单元一信号同步,电压监测单元一用于测量Q1漏极电压,电压监测单元二用于测量器件栅极驱动电压。并公开其自动化分拣方法。本发明采用隔离测量法测量导通阻抗,电路结构简单,监测电压始终为低压;采用双二极管背靠背连接法使二极管的前向导通压降一致;采用特定的极小结电容二极管,可使测量频率与实际工作频率相同,与事实高度符合。
  • 基于sicmosfet器件并联使用自动化分拣电路方法
  • [发明专利]一种超结MOS晶体管-CN201610542698.9有效
  • 孙博韬;王立新;张彦飞;肖超;宋李梅;丁艳 - 中国科学院微电子研究所
  • 2016-07-11 - 2019-10-29 - H01L29/78
  • 本发明公开了一种超结MOS晶体管,其特征在于,包括:外延层,外延层中交替设有多根P型立柱和多根N型立柱,其中,每相邻两根P型立柱之间的区域为一根N型立柱;多个表面MOS结构,包括:P阱区、N阱区、栅氧化层和栅极;其中,每个表面MOS结构的敏感区域均与P型立柱的中轴线错位;每个表面MOS结构的敏感区域均与N型立柱的中轴线错位;其中,敏感区域包括:栅氧化层与外延层交界的界面区域。本发明提供的晶体管,用以解决现有技术中SJ‑MOSFET应用在空间领域时,存在易出现SEB和SEGR,导致失效的技术问题。实现了单粒子辐射加固的效果,进而提高器件在空间应用时的可靠性的技术效果。
  • 一种mos晶体管

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top