|
|
钻瓜专利网为您找到相关结果 55个，建议您 升级VIP下载更多相关专利
- [发明专利]用于多个发光二极管(LED)的小型且高效的驱动器-CN201180022695.8有效
-
伊萨克·关春·徐;林壳申
-
国家半导体公司
-
2011-05-20
-
2013-01-16
-
H05B37/02
- 一种方法，其包括在功率转换器(108，408)处接收(502)可变参考电压(VRREF)以及基于所述可变参考电压产生(504)经调节输出电压(VLED)。所述方法还包括使用所述经调节输出电压连续驱动(510)多组发光二极管LED(102a到102n，402a到402n)，其中每一组包括至少一个LED(104，404)。所述可变参考电压基于正在被驱动的那组LED而变化。例如，所述方法可包括接收第一参考电压(VR1)，基于所述第一参考电压产生第一输出电压，以及使用所述第一输出电压驱动第一组LED(102a，402a)。所述方法可接着包括接收第二参考电压(VR2)，基于所述第二参考电压产生第二输出电压，以及使用所述第二输出电压驱动第二组LED(102b，402b)。随着所述连续驱动所述多组LED，可同时驱动至少额外的一组LED(428)。
- 用于发光二极管led小型高效驱动器
- [发明专利]用于无线功率传送应用和其它应用的四分之三桥功率转换器-CN201180011222.8在审
-
詹姆斯·史蒂文·布朗
-
国家半导体公司
-
2011-03-01
-
2012-11-07
-
H02M7/155
- 一种四分之三桥功率转换器(100、300、400、500、600、800、900)包含第一开关(102、302、402、502、602、802、902)，其经配置以选择性地将开关节点(106、306、406、506、606、806、906)耦合到较高电压。所述功率转换器还包含第二开关(104、304、404、504、604、804、904)，其经配置以选择性地将所述开关节点耦合到较低电压。所述功率转换器进一步包含第三开关(118、318、418、518、618、818、918)，其经配置以当所述第一和第二开关未将所述开关节点耦合到所述较高和较低电压时选择性地致使将第三电压提供到所述开关节点。所述第三开关可经配置以选择性地将所述开关节点耦合到能量存储装置或能量源，例如电容器(120、320、420、820、920)。所述第三开关还可经配置以选择性地将能量存储装置或能量源(512、612)耦合到接地，其中所述能量存储装置或能量源耦合到所述开关节点。
- 用于无线功率传送应用其它分之转换器
- [发明专利]五晶体管非易失性存储器单元-CN201080063339.6有效
-
帕维尔·波普勒瓦因;埃尔纳·何;乌梅尔·卡恩;恒扬·詹姆斯·林
-
国家半导体公司
-
2010-11-29
-
2012-10-17
-
G11C16/04
- 本发明提供一种用于对非易失性存储器NVM单元阵列进行编程的方法，所述NVM单元阵列包含多个NVM单元。所述阵列中的每一NVM单元包含：NMOS控制晶体管，其具有共同连接的源极、漏极和主体区电极以及连接到存储节点的栅极电极；PMOS擦除晶体管，其具有共同连接的源极、漏极和主体区电极以及连接到所述存储节点的栅极电极；NMOS数据晶体管，其具有源极、漏极和主体区电极以及连接到所述存储节点的栅极电极，所述主体区电极连接到共同主体节点；第一NMOS传送栅极晶体管，其具有连接到所述NMOS数据晶体管的所述漏极电极的源极电极、连接到第一阵列位线的漏极电极、连接到所述共同主体节点的主体区电极以及连接到第一阵列字线的栅极电极；以及第二NMOS传送栅极晶体管，其具有连接到所述NMOS数据晶体管的所述源极电极的漏极电极、连接到第二阵列位线的源极电极、连接到所述共同主体节点的主体区电极以及连接到第二阵列字线的栅极电极。所述NVM单元阵列编程方法包括：对于所述NVM单元阵列中的每一NVM单元，将所述NVM单元的所述NMOS控制晶体管、所述PMOS擦除晶体管和所述NMOS数据晶体管的所述源极、漏极、主体区和栅极电极设置为0V；对于所述阵列中被选择用于编程的每一单元，将所述第一阵列字线设置为正禁止电压，同时将所述第一位线设置为0V，或将所述第二阵列字线设置为所述正禁止电压，同时将所述第二位线设置为0V，或进行这两者，同时将所述共同主体节点设置为0V；对于所述阵列中未经选择用于编程的每一单元，将所述第一和第二阵列字线设置为0V，同时将所述第一或第二阵列位线(或这两者)设置为所述正禁止电压或0V，同时将所述共同主体节点设置为0v；使控制电压从0V倾斜上升到最大正控制电压且使擦除电压从0V倾斜上升到最大正擦除电压持续编程时间周期；使所述控制电压从所述最大正控制电压倾斜下降到0V且使所述擦除电压从所述最大正擦除电压倾斜下降到0V；以及使所述阵列中被设置为所述正禁止电压的所有电极返回到0V。
- 晶体管非易失性存储器单元
- [发明专利]全NMOS四晶体管非易失性存储器单元-CN201080062922.5有效
-
帕维尔·波普勒瓦因;乌梅尔·卡恩;恒扬·詹姆斯·林;安德鲁·J·富兰克林
-
国家半导体公司
-
2010-11-29
-
2012-10-17
-
G06F13/14
- 本发明提供一种对非易失性存储器NVM单元阵列进行编程的方法，所述NVM单元阵列包含多个全NMOS四晶体管NVM单元。单元中的四个NMOS晶体管的栅极电极连接到共同存储节点。根据所述编程方法的实施例，将第一NMOS编程晶体管、第二NMOS读取晶体管、第三NMOS擦除晶体管和第四NMOS控制晶体管的漏极、主体区和源极以及栅极电极全部设置为正参考电压。对于所述阵列中经选择用于编程的每一NVM单元，接着将禁止电压施加到所述读取晶体管的所述源极、漏极和主体区电极，同时使所述编程晶体管的所述源极和漏极电极维持处于所述正参考电压且使所述编程晶体管的所述主体区电极维持处于所述正参考电压或处于所述禁止电压。对于所述阵列中未经选择用于编程的每一NVM单元，将所述读取晶体管和所述编程晶体管的所述源极、漏极和主体区电极设置为所述禁止电压。对于所述阵列中待编程的那些单元，使所述控制晶体管的所述互连的源极、漏极和主体区电极从所述正参考电压倾斜下降到预定义负控制电压持续预选定编程时间，同时使所述擦除晶体管的所述互连的源极、漏极和主体区电极从正供应电压倾斜下降到预定义负擦除电压持续所述预选定编程时间。对于待编程的每一单元，在所述预选定时间结束时，使所述控制晶体管的所述互连的源极、漏极和主体区电极从所述预定义负控制电压倾斜上升到所述供应电压，同时使所述擦除晶体管的所述互连的源极、漏极和主体区电极从所述预定义负擦除电压倾斜上升到所述正参考电压。对于所述阵列中的每一NVM单元，接着使所述编程、擦除和控制晶体管的所述源极、漏极、主体区和栅极电极返回到所述正参考电压，同时将所述读取晶体管的所述源极、漏极和主体区电极设置为所述禁止电压。
- nmos晶体管非易失性存储器单元
- [发明专利]裸片附着垫接地接合增强-CN201080042742.0无效
-
邵卫·李;义金·李;埃因新·吴;李汉明@尤金·李;廷·顺·彼得·清
-
国家半导体公司
-
2010-10-11
-
2012-10-17
-
H01L23/48
- 本发明描述改进将裸片向下接合到裸片附着垫的接合线的可靠性的多种半导体封装布置及封装方法。在一个方面中，对引线框架(其可呈嵌板形式)的顶部表面的选定部分进行镀敷(例如，镀银)以促进线接合。镀层覆盖所述裸片附着垫的裸片附着表面中的一些表面而非全部。在一些优选实施例中，将所述裸片附着垫上的所述镀层布置为环绕裸片支撑表面的未经镀敷中心区的外围环。在其它实施例中，所述裸片附着垫上的所述镀层采取条或不完全覆盖所述裸片支撑表面的其它几何图案的形式。将所述裸片支撑表面的未经镀敷部分粗糙化以改进所述裸片到所述裸片附着垫的粘附，借此减小裸片附着垫脱层及与向下接合的接合线相关联的风险的概率。可在多种封装中使用所述所描述的引线框架。最常见地，将裸片附着到所述裸片附着垫的所述裸片支撑表面且视情况通过线接合电连接到引线框架引线。将所述裸片的接合垫中的至少一者(通常为接地接合垫)向下接合到所述裸片附着垫。接着，通常用塑料囊封剂材料囊封所述裸片、所述接合线以及所述引线框架的至少若干部分，同时使所述裸片附着垫的接触表面暴露以促进将所述裸片附着垫电耦合到外部装置。
- 附着接地接合增强
- [发明专利]用于电池或其它电力供应的有源单元及模块平衡-CN201080046796.4无效
-
张建辉;阿里·贾巴里;刘庆贵;艾哈迈德·巴哈伊
-
国家半导体公司
-
2010-09-15
-
2012-07-11
-
H02J7/02
- 本发明涉及一种系统，其包括多个电力模块(502、802a到802n)，其各自具有多个串联耦合的电力单元(504、804)。每一电力模块具有基于所述电力模块中的所述电力单元的电荷的电荷。所述系统还包括多个有源单元平衡电路(100、200、300、806a到806n、900)，其各自经配置以大体上平衡所述电力模块中的相关联一者中的所述电力单元的所述电荷。所述系统进一步包括有源模块平衡系统(800)，其经配置以通过为所述电力模块的第一子集充电及/或为所述电力模块的第二子集放电，来大体上平衡所述电力模块的所述电荷。所述有源模块平衡系统可包括多个模块平衡电路(808a到808n)，其各自与所述电力模块中的一者相关联，且经配置以为其相关联的电力模块充电或放电。直流DC总线(810)可经配置以在所述模块平衡电路之间输送DC电力。
- 用于电池其它电力供应有源单元模块平衡
|
