“冯新鹤”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]一种感存算一体宏单元电路、系统及数据处理方法-CN202311120533.9在审
发明人： 冯新鹤;冉亮;易伟;芮松鹏 -专利权人：北京犀灵视觉科技有限公司
申请日： 2023-09-01 - 公布日： 2023-10-13 - 主分类号： G06F15/78 文献下载
摘要：本发明涉及电子电路及信号处理领域，提出一种感存算一体宏单元电路、系统及数据处理方法，所述宏单元电路包括感知单元，用于感知信号并将感知信号转换为电压或电流输出；存算单元，用于同时进行数据存储和数据运算，所述的数据包括模拟数据和数字数据；MSC总线，用于传递感知信号和运算信号，且所述感知单元和存算单元均连接到所述MSC总线；INS总线，用于将控制指令发送到控制感知单元和存算单元执行，所述感知单元和存算单元均连接到所述INS总线。本发明解决了现有技术中数据传输处理低效的问题，感知的模拟信号，直接在当前处理宏单元处理，无需转换成数字信号，无需传输到外部，降低了时延，提高了效率和处理实时性。
一种感存算一体单元电路系统数据处理方法

[发明专利]一种感存算一体化电路、系统及方法-CN202311111750.1在审
发明人：冉亮;冯新鹤 -专利权人：北京犀灵视觉科技有限公司
申请日： 2023-08-31 - 公布日： 2023-09-29 - 主分类号： G06F15/78 文献下载
摘要：本发明涉及一种感存算一体化电路、系统及方法，所述的电路包括：处理单元（PE）阵列，包括阵列布置的多个处理单元，每个处理单元内设置有第一MSC总线和第一INS总线，以及与第一MSC总线和第一INS总线相连的感存算模块，所述的感存算模块将感知单元、存算单元一体化的集成在一个处理单元内；第二MSC总线，与每个处理单元内的第一MSC总线相连，用于传递感知信号和运算信号；第二INS总线，与每个处理单元内的第一INS总线相连，用于向处理单元发出控制指令，用于控制处理单元的动作；各处理单元能够以SIMD的方式在单指令的控制下同时并行处理每个单元内的数据。
一种感存算一体化电路系统方法

[发明专利]图像传感器及操作方法以及成像装置-CN201710914475.5有效
发明人： 冯新鹤;夏绍曾;常建光;王永刚 -专利权人：德淮半导体有限公司
申请日： 2017-09-30 - 公布日： 2020-02-14 - 主分类号： H04N5/235 文献下载
摘要：本公开涉及图像传感器及其操作方法以及成像装置。提供了一种图像传感器，包括：半导体衬底上的图像感测阵列，用于进行图像感测，其包括以阵列形式布置的多个第一光感测单元；所述衬底上的第一光传感器，用于感测环境光并将环境光转换为第一电信号，其包括以阵列形式布置的多个第二光感测单元，所述第二光感测单元在所述第一光感测单元的阵列的外部；以及处理模块，配置为基于所述第一电信号确定环境光的强度，并基于所确定的强度控制所述图像传感器的操作。
图像传感器操作方法以及成像装置

[发明专利]一种LVDS驱动电路-CN201610704667.9有效
发明人：杨海玲;蒋宇;冯新鹤;张启帆 -专利权人：上海集成电路研发中心有限公司;成都微光集电科技有限公司
申请日： 2016-08-22 - 公布日： 2019-09-13 - 主分类号： G06F13/40 文献下载
摘要：本发明提供了一种LVDS驱动电路系统，包括共模反馈电路和与之相连接的LVDS驱动电路、输出端、开关单元和与之相连接的开关控制器；开关单元的一端与共模反馈电路相连接，另一端与LVDS输出端相连接；开关控制器控制开关单元的开启或关闭，从而控制LVDS驱动电路与共模反馈电路之间相应的呈断开或导通状态。本发明的LVDS驱动电路能够与电压输出驱动电路共用输出端，可以节约芯片的接触点数目，节约了封装成本，同时在芯片制板时由于两种模式的信号通路可以复用，也节约了后期制板成本。
一种 lvds 驱动电路

[发明专利]用于图像传感器的方法、图像传感器以及成像装置-CN201710932020.6在审
发明人： 冯新鹤;常建光;王永刚 -专利权人：德淮半导体有限公司
申请日： 2017-10-10 - 公布日： 2018-02-16 - 主分类号： H04N5/3745 文献下载
摘要：本发明涉及用于图像传感器的方法、图像传感器以及成像装置。本发明公开了一种在图像传感器中实现信号非线性转换的方法。该方法包括获取来自图像传感器中的像素的像素信号电压；以及基于像素信号电压－数字信号的非线性响应曲线，将所获取的像素信号电压转换为像素数字信号，其中，在像素信号电压‑数字信号的非线性响应曲线中，像素信号电压的有效范围与数字信号的有效范围相对应；像素信号电压－数字信号的非线性响应曲线包括多个分段，每个分段的斜率被定义为对应于该分段的数字信号的变化量与对应于该分段的像素信号电压的变化量之比；并且多个分段中的至少一个分段的斜率与其它分段中的至少一个分段的斜率不同。
用于图像传感器方法以及成像装置

[发明专利]非易失性FPGA芯片-CN201310178583.2在审
发明人： 冯新鹤 -专利权人：上海集成电路研发中心有限公司
申请日： 2013-05-14 - 公布日： 2013-09-04 - 主分类号： G11C16/02 文献下载
摘要：一种非易失性FPGA芯片，用于消费类电子产品或便携式电子产品，包括：一FPGA运算单元；一一体式非易失性存储单元，包括多个存储阵列，用于存储FPGA运算单元所需的配置数据；芯片控制单元，分别与非易失性存储器单元、FPGA运算单元连接，用于控制芯片的工作模式；时钟单元，用于向芯片控制单元和FPGA运算单元提供时钟信号；电压转换单元，用于将外部电压信号转换为供FPGA芯片使用的电压信号；其中，各单元分别设置于同一衬底的不同区域，并共同封装为非易失性FPGA芯片。其芯片设计难度相对更为容易、成本较低，上电后可快速获得FPGA功能。
非易失性 fpga 芯片

[发明专利]多层次FPGA-CN200910058432.7有效
发明人：李平;谢小东;阮爱武;李文昌;冯新鹤;张俊 -专利权人：电子科技大学;成都华微电子系统有限公司
申请日： 2009-02-26 - 公布日： 2009-07-29 - 主分类号： H03K19/177 文献下载
摘要：多层次FPGA，涉及集成电路技术。本发明包括可配置逻辑块CLB、布线资源、输入输出块IOB，所述布线资源包括通道、开关块SB和连接块CB，CLB通过连接块CB与通道连接；其特征在于，FPGA包括至少三个层；每一层包括多个模块，每一模块包括多个运算单元，运算单元之间、各模块之间通过布线资源连接；低层模块构成较高层模块的运算单元；低层模块之间的通道宽度大于高层模块之间的通道宽度；最低层模块为CLB。本发明的有益效果是，提高了布线资源的利用效率，较现有技术而言，具有更好的时延特性，并且更利于芯片的高度集成化和小型化。
多层次 fpga

[发明专利]一种IOB测试方法-CN200810148116.4有效
发明人：但科;曾波;侯伶俐;李文昌;冯新鹤 -专利权人：成都华微电子系统有限公司
申请日： 2008-12-30 - 公布日： 2009-06-10 - 主分类号： G01R31/317 文献下载
摘要：一种IOB测试方法，涉及集成电路技术，特别涉及对FPGA的检测技术。本发明包括以下步骤：1)串联所有的IOB；2)从第一个IOB输入测试信号，检测最后一个IOB的输出信号；3)从最后一个IOB输入测试信号，检测第一个IOB的输出信号。本发明的有益效果是，测试快速、准确，效率高，包括了对bonding线的测试，保证了通过测试的器件的每个管脚是可用的，克服了现有技术的缺陷。
一种 iob 测试方法

1
共 8 条