“京微齐力（北京）科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果34个，建议您升级VIP下载更多相关专利

[发明专利]一种FPGA芯片的调试方法-CN202210807759.5在审
发明人：刘建洋;朱维良;王海力 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2022-07-09 - 公布日： 2022-10-21 - 主分类号： G06F11/36 文献下载
摘要：本申请提供一种FPGA芯片的调试方法，其特征在于，包括：对FPGA芯片布局布线后进行调试，获取需要输出到FPGA芯片外部端口的内部模块调试端口信息；所述FPGA芯片还包含内部模块其他端口。对FPGA芯片根据按照所述内部模块调试端口信息编辑的调试流程约束文件进行第二次布局生成布局网表。对FPGA芯片根据所述布局网表进行第二次布线，得到输出到FPGA芯片外部端口的所述内部模块调试端口的信号；所述内部模块其他端口在所述第二次布线和所述布线中的结果保持一致。本申请通过在第二次布局阶段增加调试流程约束文件，对FPGA芯片重新进行布局布线，能在无需修改用户设计的条件下，非常准确的获取内部模块调试端口信号的状态。
一种 fpga 芯片调试方法

[发明专利]一种网表的处理方法及装置-CN202210655115.9在审
发明人：刘建洋;朱维良;王海力 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2022-06-10 - 公布日： 2022-09-06 - 主分类号： G06F30/347 文献下载
摘要：本发明申请提供一种网表的处理方法及装置。该方法包括：获取FPGA芯片上的资源信息，根据该资源信息在内存中确定第一存储区域。获取网表中的多个字符串，并将多个字符串存入到第一存储区域中。当需要对FPGA芯片进行编辑时，将目标字符串与第一存储区域中存储的字符串进行匹配；其中，目标字符串为在对FPGA芯片进行编辑时，需要在网表中查询的字符串。当第一存储区域中存在一个第一字符串与所述目标字符串相匹配时，获取所述第一字符串携带的信息。使得在使用工具对芯片进行操作的过程中。当需要对模块进行查询操作时，可以直接将需要查询的模块的字符串对应的数值与预先存储在内存中的字符串信的数值进行比较，减少FPGA芯片上资源的处理时间。
一种处理方法装置

[发明专利]一种在FPGA芯片内复用JTAG管脚的电路及方法-CN202210680774.8在审
发明人：朱维良;王海力 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2022-06-16 - 公布日： 2022-09-06 - 主分类号： G06F13/40 文献下载
摘要：本申请公开了一种在FPGA芯片内复用JTAG管脚的电路及方法，该电路包括：多个输入端子，包括TCK管脚、TMS管脚和TDI管脚；其中，TCK管脚提供TCK时钟，TMS管脚提供TMS信号，TDI管脚提供TDI信号；TDO管脚；虚拟JTAG器件，用于在TCK时钟的控制下，根据TMS信号和TDI信号,产生虚拟JTAG输出；或者用户逻辑器件，用于在TCK时钟的控制下，根据TMS信号和TDI信号，产生用户逻辑JTAG输出；选通电路，用于根据用户逻辑的控制，在一种情况下，将TCK时钟、TMS信号和TDI信号提供给虚拟JTAG器件，将虚拟JTAG器件的虚拟JTAG输出通过TDO管脚输出；在另一种情况下，将TCK时钟、TMS信号和TDI信号提供给用户逻辑器件，将用户逻辑器件的用户逻辑JTAG输出通过TDO管脚输出。
一种 fpga 芯片内复用 jtag 管脚电路方法

[发明专利]FPGA的布局方法、装置、设备及存储介质-CN202210611518.3在审
发明人：靳松;豆正荣;刘桂林;王海力 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2022-05-31 - 公布日： 2022-08-30 - 主分类号： G06F30/343 文献下载
摘要：本申请提供了一种FPGA的布局方法、装置、设备及存储介质。在实施例中，获取FPGA的初始布局信息；根据多个单元列，确定至少一个目标区域各自的区域信息；根据多个目标单元的位置信息和至少一个目标区域各自的区域信息，确定至少一个目标区域中每个目标区域中的目标单元的数量；根据每个目标区域中的目标单元的数量，确定合法化中心点的位置信息；确定每个目标区域中目标单元各自的优先级；按照每个目标区域中的目标单元各自的优先级从大到小的顺序，依次将每个目标区域中的目标单元放置在单元列中。由此，通过本申请实施例提供的技术方案，可以使每个待优化的目标单元均满足布局FPGA的位置约束条件，从而保证了FPGA的性能。
fpga 布局方法装置设备存储介质

[发明专利]POR电路-CN202210435616.6在审
发明人：洪亚茹;薛庆华;王海力 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2022-04-24 - 公布日： 2022-08-16 - 主分类号： H03K17/22 文献下载
摘要：本申请提供了一种POR电路，包括：参考电压源电路用于向比较器提供参考电压；控制电路用于向比较器提供控制电压；检测电路用于根据上电复位电压向比较器提供检测电压；比较器用于在控制电压的控制下导通或关闭，用于输出上电复位电压；在参考电压稳定不变的情况下，当控制电压由第二电平转换为第一电平时，比较器导通，检测电压的电压值小于参考电压的电压值时，上电复位电压由第二电平转换为第一电平；当检测电压的电压值大于参考电压的电压值时，上电复位电压的电平状态由第一电平转换为第二电平。根据本申请实施例，能够控制比较器输出稳定的上电复位电压，进而避免上电复位电压异常，保证了上电复位的准确性。
por 电路

[发明专利]一种基于FPGA的多输入LUT的布局方法-CN202210462595.7在审
发明人：罗钧;蒋中华;郭敬霞;刘桂林;王海力 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2022-04-28 - 公布日： 2022-08-05 - 主分类号： G06F30/347 文献下载
摘要：本发明提供一种基于FPGA的多输入LUT的布局方法，实现在FPGA的一个逻辑区LP内增加至少一根外部信号输入端口，用于LP中的寄存器接入外部输入信号时使用。对FPGA进行布局，当寄存器有外部信号驱动并发生布线冲突时，判断LUT使用的输入端口和输入端口数量。当LUT的输入端口和输出端口有悬空时，通过模式选择设置，将LUT的任一悬空输入端和任一悬空输出端布局成一个单输入单输出的选通器，选通器的输入端用作给寄存器提供一个新的外部输入端口，LUT原有使用的输入端口和输出端口所实现的逻辑功能保持不变。本发明布局方法减少了需要重新布局的FPGA芯片中LP单元的数量，使FPGA芯片布局结果更加紧凑，布线距离更短，从而减小电信号传输时延。
一种基于 fpga 输入 lut 布局方法

[发明专利]一种集成大型IP核的FPGA芯片的时序计算方法-CN202210466705.7在审
发明人：靳松;刘桂林;王海力 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2022-04-29 - 公布日： 2022-07-08 - 主分类号： G06F30/34 文献下载
摘要：本发明提供一种集成大型IP核的FPGA芯片的时序计算方法，该方法包括：获取所述IP模块的多个端口的端口信息，其中，IP模块的每一个端口与FPGA系统的绕线模块耦合在一起；根据获取的端口信息确定IP模块的每一个端口的绕线坐标，并将每一个端口的绕线坐标保存为数据文件；对所述多个端口中的每一个端口，根据该端口的绕线坐标计算该端口与其他逻辑资源模块相连的时延信息。有效提高了FPGA芯片的时延计算的准确度，减少误差，进而有效保证了IP与FPGA芯片集成以后的性能。
一种集成大型 ip fpga 芯片时序计算方法

[发明专利]带复位的配置电路和FPGA的配置电路-CN202111425560.8在审
发明人：薛庆华;王海力 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2021-11-26 - 公布日： 2022-04-19 - 主分类号： G11C11/417 文献下载
摘要：本申请涉及半导体技术领域，提供了一种带复位的配置电路和FPGA的配置电路，带复位的配置电路包括：若干个存储单元，每个存储单元包括第一正电源节点、第二正电源节点、交叉耦合的第一反相器和第二反相器，第一反相器连接第一正电源节点、负电源端且具有第一存储节点，第二反相器连接第二正电源节点、负电源端且具有第二存储节点，第二正电源节点连接正电源端；复位单元，输入端连接第一信号输出端，输出端连接每个存储单元的第一正电源节点，还连接正电源端和负电源端；在复位过程中，第一存储节点的信号为低电平，第二存储节点的信号为高电平。可在上电过程实现存储单元的复位以缩短复位时间，也可以在重配置过程中实现快速复位功能。
复位配置电路 fpga

[发明专利]一种控制电路电压的方法及装置-CN202111660121.5在审
发明人：洪亚茹;薛庆华;王海力 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2021-12-30 - 公布日： 2022-04-15 - 主分类号： G11C16/30 文献下载
摘要：本发明涉及一种控制电路电压的方法及装置，方法包括：主LDO接收控制端口的读/写操作指令，产生读/写电压，将所述读/写电压记为第一信号，将所述第一信号输出至子LDO；根据顶层码流配置的模块地址，与模块自身的ID进行匹配，生成模块选择信号，根据所述模块选择信号选择模块；LDO输出电压控制信号选择器对LDO输出电压控制信号进行选择，将选择的LDO输出电压控制信号记为读/写使能信号；子LDO根据所述第一信号及所述读/写使能信号对电路提供电压。通过本申请提供的的控制电路电压的方法，可以改变不同工作模式下存储器的电源电压，使写操作更可靠，同时降低功耗，并且在不同的工作模式下改变电源电压也可以提高速度。
一种控制电路电压方法装置

[发明专利]一种可以切换常规模式与低压模式的带隙基准源电路-CN202111678055.4在审
发明人：傅珅;王海力 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2021-12-31 - 公布日： 2022-04-15 - 主分类号： G05F1/567 文献下载
摘要：本申请提供了一种带隙基准源电路及其控制方法。带隙基准源电路包括：核心带隙基准源生成电路及其控制电路、以及带隙基准源输出电路。控制电路根据控制信号，切换核心带隙基准源生成电路的工作模式，包括常规模式和低压模式。核心带隙基准源生成电路在常规模式下输出第一基准电压，还用于在低压模式下输出第二基准电压。带隙基准源输出电路用于基于第一基准电压或者第二基准电压，输出目标电压或者目标电流。
一种可以切换常规模式低压基准电路

[发明专利]低压差线性稳压器电路-CN202111630347.0在审
发明人：苏志刚 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2021-12-28 - 公布日： 2022-04-15 - 主分类号： G05F1/56 文献下载
摘要：本申请提供了一种低压差线性稳压器电路，涉及集成电路技术领域。该电路包括：驱动电路、第一控制模块和第二控制模块。第一控制模块包括N个第一电流输出电路，根据PLL电路中VCO的工作频率能够控制第一控制模块中导通的第一电流输出电路的数量，从而为PLL电路中的模拟模块提供足够的驱动电流。第二控制模块包括M个第二电流输出电路，根据PLL电路输出的时钟信号的数量，能够控制第二控制模块中导通的第二电流输出电路的数量，从而为PLL电路中数字模块提供足够的驱动电流。根据本申请实施例，能够提高LDO自身的工作效率。
低压线性稳压器电路

[实用新型]一种图像处理芯片及电子设备-CN202122367731.8有效
发明人：王潘丰 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2021-09-28 - 公布日： 2022-04-15 - 主分类号： H04N5/14 文献下载
摘要：本申请实施例提供了一种图像处理芯片及电子设备，所述图像处理芯片包括FPGA、第一图像处理模块、第二图像处理模块、存储模块、输入模块和输出模块；所述第一图像处理模块、所述存储模块、输入模块和输出模块分别与所述FPGA连接并分布在所述FPGA周围，所述第二图像处理模块设置在所述FPGA中，所述第一图像处理模块用于对图像进行编解码和/或格式转换，所述第二图像处理模块用于对经输入模块输入的图像信息进行缩放，所述存储模块用于暂存图像信息；根据输入的图像信息与待显示的目标图像信息的对比结果，所述FPGA调用第一图像处理模块和/或所述第二图像处理模块处理所述图像信息，将处理后的图像信息通过输出模块输出，本申请实施例提供的图像处理芯片可以提高图像处理的效率。
一种图像处理芯片电子设备

[发明专利]基于PLL电路的小数分频和动态移相系统-CN202111632787.X在审
发明人：苏志刚;王海力 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2021-12-28 - 公布日： 2022-04-12 - 主分类号： H03L7/197 文献下载
摘要：本申请提供了一种基于PLL电路的小数分频和动态移相系统，涉及集成电路技术领域。定时器中的每个时钟选择模块通过在第一控制信号的控制下，根据第i个时钟选择信号、第i个时钟信号、第i‑1个时钟信号、至少一个向前移位信号、至少一个向后移位信号和复位信号，输出N个第二控制信号中的第i个第二控制信号和第i个时钟选择模块对应的移位信号，以使PLL电路当前输出的时钟信号的相位切换为第i个时钟信号的相位。根据本申请实施例，能够提高重定时器进行时钟信号切换的灵活性，从而使得PLL输出的分频时钟信号更精准。
基于 pll 电路小数分频动态系统

[发明专利]基于存储器阵列的数据配置电路和方法-CN202111449101.3在审
发明人：洪亚茹;薛庆华;王海力 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2021-11-30 - 公布日： 2022-03-11 - 主分类号： G11C7/20 文献下载
摘要：本申请提供了一种基于存储器阵列的数据配置电路和方法，涉及集成电路技术领域。该方法包括：通过设置多级控制电路与多级存储器阵列一一对应连接，即每级存储器阵列均对应一级控制电路。而且多级控制电路之间级联，从而使得每级存储器阵列对应的控制电路能够控制该存储器阵列进行数据配置，从而避免FPGA中计算资源和存储资源的浪费，提高数据重配置的效率。
基于存储器阵列数据配置电路方法

[发明专利]FPGA芯片的初始化电路和初始化方法-CN202111424237.9在审
发明人：薛庆华;王海力 -专利权人： 京微齐力（北京）科技有限公司
申请日： 2021-11-26 - 公布日： 2022-03-08 - 主分类号： G11C16/20 文献下载
摘要：本申请涉及半导体技术领域，提供了一种FPGA芯片的初始化电路和初始化方法，初始化电路包括：配置存储器、输入输出模块、嵌入式存储器和数据通路；输入输出模块用于将数据通路接收的数据中嵌入式存储器对应的数据传输至配置存储器进行存储；配置存储器用于存储输入输出模块传输的数据的区域包括第一区域、第二区域、第三区域和第四区域，分别与嵌入式存储器的数据输入端、地址输入端、片选使能端、写使能端一一对应连接；嵌入式存储器基于第一区域、第二区域、第三区域和第四区域分别存储的数据将初始数据写入初始化地址对应的多个存储单元实现初始化。本申请提供的技术方案，可复用嵌入式存储器的配置存储器存储数据，减少了硬件开销。
fpga 芯片初始化电路方法

1
2
3
下一页»
尾页
共 34 条