“中芯国际集成电路制造（北京）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果3351个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN202111172658.7在审
发明人：金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-10-08 - 公布日： 2023-04-14 - 主分类号： H01L29/417 文献下载
摘要：一种半导体结构及其形成方法，所述半导体结构包括：器件栅极结构，位于隔离层上且横跨沟道结构；源漏掺杂区，位于器件栅极结构两侧的沟道结构内；源漏接触结构，位于器件栅极结构的两侧，且沿第二方向，源漏接触结构与多个相邻器件区的源漏掺杂区相接触，源漏接触结构包括位于源漏掺杂区上的第一部分、以及沿第二方向位于相邻第一部分之间的隔离层上且与相邻第一部分相连的第二部分，第二部分顶面低于第一部分顶面，从而有利于减小器件栅极结构和源漏接触结构之间的寄生电容，优化半导体结构的性能。
半导体结构及其形成方法

[发明专利]一种具有硅锗沟道的pFET器件的形成方法-CN202111193900.9在审
发明人：汤汉杰;王洪岩 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-10-13 - 公布日： 2023-04-14 - 主分类号： H01L29/10 文献下载
摘要：本申请提供一种具有硅锗沟道的pFET器件的形成方法，所述方法包括：提供半导体衬底，所述半导体衬底表面形成有垫氧化层，且所述半导体衬底包括稀疏区和密集区；在所述稀疏区的半导体衬底和垫氧化层中形成第一沟槽；在所述密集区的半导体衬底和垫氧化层中形成第二沟槽，所述第一沟槽在所述稀疏区中的密度小于所述第二沟槽在所述密集区中的密度；在所述第一沟槽和所述第二沟槽中外延生长形成表面高于所述垫氧化层表面的外延层；在所述外延层和所述垫氧化层表面形成牺牲层；去除所述牺牲层、所述外延层和所述垫氧化层至所有区域都完全暴露半导体衬底表面。本申请提供的pFET器件的形成方法，可以提高密集区和稀疏区表面高度一致性。
一种具有沟道 pfet 器件形成方法

[发明专利]版图原理图对比程序的检验方法及系统-CN202111192620.6在审
发明人：张甜;潘见 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-10-13 - 公布日： 2023-04-14 - 主分类号： G06F30/398 文献下载
摘要：本申请技术方案提供一种版图原理图对比程序的检验方法及系统，其中所述检验方法包括：获得器件的实际层次信息及相匹配的原始版图和原始原理图，其中所述实际层次信息包括必要层次、不要层次及可选层次；基于所述实际层次信息，对所述原始版图的层次进行删除或增加，获得新版图和对应的新原理图，并采用所述版图原理图对比程序检测获得所述新版图和所述新原理图的匹配性；根据各新版图和新原理图的匹配性，获得各层次对应的定义层次信息与实际层次信息的一致性。本申请技术方案能够有效且精准地检验版图原理图对比程序和器件真值表的一致性。
版图原理图对比程序检验方法系统

[发明专利]半导体器件及其形成方法-CN202110956190.4在审
发明人：冯霞;金吉松;洪中山;曾红林;陈晓军 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-08-19 - 公布日： 2023-04-07 - 主分类号： H01L31/0216 文献下载
摘要：一种半导体器件及其形成方法，形成方法包括：提供衬底，衬底顶部形成有介电层，介电层中形成开口，开口贯穿介电层，并延伸至部分厚度的衬底中；在开口中形成光电层；去除光电层侧部的部分厚度的介电层，在介电层中形成环绕光电层的沟槽，且沟槽露出光电层；形成覆盖介电层和光电层的覆盖层，覆盖层还填充于沟槽内。所述沟槽的形成，使得光电层四周的填充角度变大，相应提高了所述覆盖层在介电层和光电层之间的填充效果，从而降低所述覆盖层中产生空洞缺陷的概率，进而有利于提高半导体器件的性能(例如，可靠性性能)。
半导体器件及其形成方法

[发明专利]半导体结构及其形成方法-CN202110976028.9在审
发明人：赵猛 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-08-24 - 公布日： 2023-04-07 - 主分类号： H01L27/092 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，基底包括第一器件区和第二器件区，第二器件区的基底中形成有凹槽，凹槽底部的基底中形成有第一阱区；在凹槽露出的基底的侧壁形成隔离层；在凹槽中形成沟道层，沟道层覆盖隔离层的侧壁，沟道层的材料应力大于基底的材料应力；在第一器件区的基底中形成第二阱区；图形化第一阱区、沟道层和第一阱区，在第一器件区中形成凸立于剩余第二阱区上的第一鳍部，在第二器件区中形成凸立于剩余第一阱区的第二鳍部，图形化处理后的剩余第一阱区、第二阱区和基底作为衬底；形成第一鳍部、第二鳍部、以及衬底后，去除隔离层。使得第二阱区中的离子因受到应力影响而扩散到第一阱区和沟道层中的概率降低。
半导体结构及其形成方法

[发明专利]光刻胶图形及其形成方法-CN201910005475.2有效
发明人：张海洋;陈卓凡 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-01-03 - 公布日： 2023-04-07 - 主分类号： H01L21/027 文献下载
摘要：一种光刻胶图形及其形成方法，方法包括：提供基底；在基底上形成初始光刻胶图形层，包括图形密集区和图形稀疏区；对初始光刻胶图形层进行至少一次蚀刻前预处理，形成光刻胶图形层，蚀刻前预处理的步骤包括：形成附着在初始光刻胶图形层表面的修整层；对表面附着有修整层的初始光刻胶图形层进行修整处理，以减小初始光刻胶图形层的侧壁与基底表面之间的角度；或者，蚀刻前预处理的步骤包括：对表面附着有修整层的初始光刻胶图形层进行修整处理以减小初始光刻胶图形层侧壁与基底表面之间的角度；形成附着在剩余初始光刻胶图形层表面的修整层。本发明实施例有利于提高图形密集区和图形稀疏区上关键尺寸的一致性、提高图形转移的精度。
光刻图形及其形成方法

[发明专利]静电放电保护结构及静电放电保护电路-CN201910012536.8有效
发明人：谷欣明;程惠娟;李宏伟 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-01-07 - 公布日： 2023-04-07 - 主分类号： H01L27/02 文献下载
摘要：一种静电放电保护结构及静电放电保护电路，结构包括：基底，具有两个平行排列且相隔离的漂移区；位于每个漂移区中的LDMOS晶体管，包括栅极结构、位于栅极结构一侧漂移区内的体区和位于栅极结构两侧的源区和漏区，栅极结构横跨漂移区和体区交界表面；两个漂移区内的源区均相连接；栅极结构与对应的源区相连接；体区与外围频率检测电路相连接，外围频率检测电路检测到静电放电信号时拉高体区电位；一个漂移区中漏区均与静电放电输入端相连接，另一个漂移区中漏区均与接地端相连接。本发明实施例避免静电放电保护结构所保护的芯片正常工作时负压信号在静电放电保护结构中电流发生倒灌的问题，且提高了静电放电保护结构的静电放电保护能力。
静电放电保护结构电路

[发明专利]半导体结构及其形成方法-CN201811479422.6有效
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-12-05 - 公布日： 2023-04-07 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：形成基底，包括衬底、凸出于衬底上分立的鳍部以及横跨鳍部的栅极结构，栅极结构覆盖鳍部的部分顶部和部分侧壁；在栅极结构露出的鳍部侧面形成侧壁层；去除部分厚度鳍部，形成侧壁层和剩余鳍部围成的开口；沿垂直于开口侧壁的方向，对侧壁层进行减薄处理，形成顶部凹槽；去除顶部凹槽露出的部分厚度鳍部，形成底部凹槽，底部凹槽顶部与顶部凹槽底部相连通且顶部凹槽的开口尺寸大于底部凹槽的开口尺寸；在底部凹槽和顶部凹槽内形成源漏掺杂层。本发明实施例增大了源漏掺杂层的表面积，从而增大了后续与源漏掺杂层电连接的接触孔插塞和源漏掺杂层的接触面积，降低了接触孔插塞和源漏掺杂层的接触电阻。
半导体结构及其形成方法

[发明专利]半导体器件及其形成方法和半导体结构-CN201810311678.X有效
发明人：张焕云;吴健 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-04-09 - 公布日： 2023-04-07 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件及其形成方法和半导体结构，半导体器件的形成方法包括：提供衬底以及位于衬底上分立的鳍部；形成横跨鳍部且覆盖鳍部部分顶部和部分侧壁的栅极结构；在栅极结构侧壁上形成侧墙；形成侧墙后，在栅极结构两侧的鳍部内形成源漏掺杂区；形成源漏掺杂区后，在栅极结构露出的衬底上形成第一层间介质层，第一层间介质层露出栅极结构顶部；去除侧墙，在第一层间介质层内形成露出鳍部的沟槽；对沟槽露出的鳍部进行口袋注入工艺形成口袋掺杂区。本发明在进行口袋注入工艺时，栅极结构侧壁上未形成有侧墙，因此口袋掺杂区与栅极结构之间的距离减小，口袋掺杂区更接近沟道，从而提高口袋注入工艺对短沟道效应的改善效果。
半导体器件及其形成方法半导体结构

[发明专利]静电放电保护结构及静电放电保护电路-CN201910012538.7有效
发明人：谷欣明;程惠娟;李宏伟 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-01-07 - 公布日： 2023-04-07 - 主分类号： H01L27/02 文献下载
摘要：一种静电放电保护结构及静电放电保护电路，结构包括：基底，具有两个平行排列且相隔离的漂移区；LDMOS晶体管，位于每一个漂移区中，包括位于基底上的栅极结构、位于栅极结构一侧漂移区内的体区、以及分别位于栅极结构两侧的源区和漏区，栅极结构横跨漂移区和体区交界表面，源区位于体区内，漏区位于漂移区内，体区与源区相连接；两个漂移区内的源区相连接；一个漂移区内的漏区与静电放电输入端相连接，另一个漂移区内的漏区与接地端相连接。本发明有利于泄放静电放电输入端为负压或正压时的静电电流、避免静电放电保护结构所保护的芯片正常工作时负压信号在静电放电保护结构中的电流倒灌，减小静电放电保护结构所占的芯片面积。
静电放电保护结构电路

[发明专利]光学邻近修正模型、光学邻近修正方法-CN201910041423.0有效
发明人：杜杳隽 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-01-16 - 公布日： 2023-04-07 - 主分类号： G03F1/36 文献下载
摘要：一种光学邻近修正模型、光学邻近修正方法，所述光学邻近修正模型含有曲率校正项，所述曲率校正项适于表征物理晶圆上的图形轮廓上各位置在应力作用下的曲率变化量。本发明所述曲率校正项适于表征物理晶圆上的图形轮廓上各位置在应力作用下的曲率变化量，因此，通过所述OPC模型获得模拟图形后，即可在模拟图形中显示曲率异常的现象，以提高通过光学邻近修正模型所获得的模拟图形与物理晶圆上实际图形的匹配度，相应的，在对晶圆版图进行光学邻近修正时，能够根据模拟图形轮廓上各位置的实际曲率情况进行相应修正，从而提高了光学邻近修正的精准度。
光学邻近修正模型方法

[发明专利]FINFET器件及其制备方法-CN201810570891.2有效
发明人：金兰 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-06-05 - 公布日： 2023-04-07 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种FINFET器件及其形成方法。在形成栅极导电层之后，去除介质材料层中覆盖鳍片顶壁且未被栅极导电层覆盖的部分，以缓解栅极导电层下方的介质材料层受到侧向侵蚀的问题，并利用侧墙同时覆盖栅极导电层和栅极介质层，从而在后续刻蚀鳍片时，能够进一步避免栅极介质层被刻蚀消耗的问题。如此，即可防止栅极导电层从其底部暴露出，进而确保栅极导电层和源漏层之间不会发生桥接的问题，有效改善了所形成的FINFET器件的漏电流现象。
finfet 器件及其制备方法

[发明专利]一种半导体器件及形成方法-CN201910610914.2有效
发明人：殷原梓 -专利权人： 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2019-07-08 - 公布日： 2023-04-07 - 主分类号： H01L23/522 文献下载
摘要：本发明实施例提供了一种半导体器件及形成方法。在本发明实施例中，在半导体器件的上层金属层上形成高强度的平坦化保护层，平坦化保护层在应力作用下，不易形成裂纹，在平坦化保护层上方的金属间隔离层中出现裂纹时，能够避免裂纹向下扩大延伸，由此，可以保护在平坦化保护层下方的结构，从而避免对平坦化保护层下方的结构的破坏，能够提高半导体器件的可靠性。
一种半导体器件形成方法

[发明专利]半导体结构及其形成方法-CN202111015497.0在审
发明人：刘达 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-08-31 - 公布日： 2023-04-04 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构及其形成方法，所述方法首先形成第一阱区和覆盖所述第一阱区的第一鳍部材料层，之后，再形成第二阱区和覆盖所述第二阱区的第二鳍部材料层，可以实现第一阱区与所述第一鳍部材料层之间及第二阱区与所述第二鳍部材料层之间的准确对准，从而可以准确实现第一阱区与所述第一鳍部层之间及第二阱区与所述第二鳍部层之间的对准。同时，第一鳍部材料层非采用先外延生长而后通过刻蚀形成，可以避免所形成的第一鳍部材料层的底部出现圆角，以及避免刻蚀形成第一鳍部材料层的过程中对衬底的第二区域的顶部造成损伤。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202110976034.4在审
发明人：郑二虎;纪世良;宋佳;赵振阳;张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-08-24 - 公布日： 2023-04-04 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，包括衬底和鳍部材料层；刻蚀部分厚度鳍部材料层，形成初始鳍部，且刻蚀时具有第一刻蚀速率比；刻蚀初始鳍部露出的剩余鳍部材料层，形成凸立于衬底上的鳍部，鳍部由下而上包括底部鳍部、第一部分鳍部和第二部分鳍部，第二部分鳍部和第一部分鳍部构成有效鳍部，在刻蚀初始鳍部露出的部分厚度鳍部材料层时具有第二刻蚀速率比，第二刻蚀速率比小于第一刻蚀速率比，用于使得所述第一部分鳍部的底部线宽小于所述第一部分鳍部的顶部线宽；形成隔离层，覆盖底部鳍部侧壁并露出有效鳍部。本发明减小漏电流且减小对开启电流的影响，从而提高晶体管的开关电流比。
半导体结构及其形成方法