“中芯国际集成电路制造(北京)有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果2076个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及半导体结构的形成方法-CN202111258486.5在审
发明人：陈建;张海洋 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-10-27 - 公布日： 2023-04-28 - 主分类号： H01L23/48 文献下载
摘要：一种半导体结构及半导体结构的形成方法，结构包括：提供基底，所述基底包括相对的第一面和第二面；在基底内形成初始第一凹槽，所述初始第一凹槽自基底第一面向第二面延伸，所述初始第一凹槽在平行于基底表面的第一方向具有第一尺寸；在基底内形成第二凹槽和第一凹槽，所述第二凹槽自基底第二面向第一面延伸，所述第二凹槽与所述第一凹槽相连通，所述第二凹槽在平行于基底表面的第一方向具有第二尺寸，所述第二尺寸大于第一尺寸，且所述第一凹槽的深度大于第二凹槽的深度；在所述第一凹槽内和第二凹槽内形成导电结构；在基底第二面形成焊接层，所述焊接层位于所述导电结构上。所述方法形成的半导体结构性能得到提升。
半导体结构形成方法

[发明专利]半导体结构及半导体结构的形成方法-CN202111257056.1在审
发明人：王楠 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-10-27 - 公布日： 2023-04-28 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供衬底，包括有源区和隔离区；在衬底上形成栅极结构、侧墙结构和第一介质层，侧墙结构位于栅极结构侧壁且都位于第一介质层内，侧墙结构包括牺牲层；在有源区上形成第一导电层；在第一导电层上形成第二导电层，在部分栅极结构上形成栅极导电层，第二导电层和栅极导电层之间具有初始第一开口；去除牺牲层形成第一开口，第一开口位于第二导电层和栅极导电层之间、以及第一导电层和栅极结构之间；去除部分隔离区上的栅极结构和侧墙结构在第一介质层内形成凹槽；在衬底上形成第二介质层，第二介质层封闭第一开口顶部形成第一密闭腔，第二介质层封闭凹槽形成隔离结构。所形成的半导体结构性能优化。
半导体结构形成方法

[发明专利]图形化方法及其形成的半导体器件-CN201910172860.6有效
发明人：施维;胡友存;汤霞梅 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-07 - 公布日： 2023-04-28 - 主分类号： H01L21/768 文献下载
摘要：一种图形化方法及其形成的半导体器件，方法包括：提供待刻蚀层，待刻蚀层包括若干分立沿第一方向排布的第一区，相邻第一区之间具有第二区，相邻第一区和第二区之间具有第三区；在待刻蚀层上形成第一掩膜层；在第一掩膜层表面形成第二掩膜层；去除第一区的第二掩膜层；去除第三区的第二掩膜层和第一掩膜层，在第一掩膜层内形成第一凹槽；在第一凹槽内形成隔离层；去除第二区的第二掩膜层；在第一区的第一掩膜层上形成沿第二方向贯穿第一区第一分割掩膜层，第二方向垂直于第一方向；在第二区的第一掩膜层上形成沿第二方向贯穿第二区的第二分割掩膜层；以第一分割掩膜层和第二分割掩膜层为掩膜，刻蚀第一掩膜层。所述图形化方法的可靠性得到提高。
图形方法及其形成半导体器件

[发明专利]电流源-CN202010010421.8有效
发明人：王俊;龚宏国 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-01-06 - 公布日： 2023-04-28 - 主分类号： G05F3/26 文献下载
摘要：一种电流源，根据电源电压输出输出电流，包括：第一电流镜，包括第一NOMS管和第二NMOS管，适于接收输入电流，并向钳位NMOS管输出第一输出电流，所述输入电流与所述电源电压有关；以及钳位模块，适于控制所述第一NMOS管的漏极电压与所述第二NMOS管的漏极电压相等；其中，所述第一输出电流与所述第一NMOS管的漏极电流相等。由此，即使电源电压改变，所述电流源的输出电流也可以保持与所述第一NMOS管的漏极电流相等，因此所述电流源的输出电流依然可以保持较高的线性度与线性范围，并提高电路的稳定性。
电流

[发明专利]半导体结构及其形成方法-CN201910047580.2有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-01-18 - 公布日： 2023-04-28 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构及其形成方法，其中方法包括：提供衬底，所述衬底包括中间区，所述中间区包括第一区，所述第一区衬底表面具有第一鳍部，所述第一鳍部内掺杂有第一离子，所述衬底表面还具有隔离结构，所述隔离结构位于第一鳍部的部分侧壁表面，且所述隔离结构的表面低于所述第一鳍部的顶部表面；去除第一区的隔离结构，直至暴露出第一区衬底表面，在中间区衬底表面形成第一隔离结构；在形成所述第一隔离结构之后，在第一区暴露的衬底表面、以及第一鳍部顶部和侧壁形成第一外延层，所述第一外延层内掺杂有第二离子，所述第二离子与第一离子的离子类型相反。所述方法形成的半导体结构的性能较好。
半导体结构及其形成方法

[发明专利]半导体结构的形成方法-CN202111233334.X在审
发明人：殷立强;王静;崇二敏 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-10-22 - 公布日： 2023-04-25 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，衬底包括基底以及位于基底上的第一鳍部和第二鳍部；在第一鳍部的表面和第二鳍部的表面形成第一功函数层；在第一功函数层上形成第二功函数层；在衬底上形成图形化层，图形化层内具有暴露出位于第一鳍部上的第二功函数层的刻蚀开口；以图形化层为掩膜，采用第一刻蚀工艺去除位于第一鳍部上的第二功函数层，且在去除位于第一鳍部上的第二功函数层的过程中，在位于第一鳍部上的第一功函数层表面形成保护层。通过在第一功函数层的表面形成保护层，能够有效降低在去除第二功函数层的过程中对第一功函数层的刻蚀损伤，进而降低对应晶体管所需要的阈值电压的影响，以此提升最终形成的半导体结构的性能。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN201810582240.5有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-06-07 - 公布日： 2023-04-25 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，其中形成方法包括：提供基底，基底表面具有鳍部结构，鳍部结构沿鳍部结构高度方向上包括掺杂区，掺杂区鳍部结构包括多层堆叠的鳍部单元，鳍部单元包括第一鳍部和位于第一鳍部顶部的第二鳍部，第一鳍部和第二鳍部的材料不同，横跨鳍部结构的伪栅结构；在伪栅结构两侧的掺杂区鳍部结构内形成源漏开口；去除所述源漏开口侧壁的部分第一鳍部，在相邻第二鳍部之间形成第一开口；在第一开口内形成掺杂层，掺杂层内具有掺杂离子；进行退火处理，使掺杂离子进入第二鳍部内。所述方法形成的半导体器件性能较好。
半导体结构及其形成方法

[发明专利]半导体器件及其形成方法-CN201910155842.7有效
发明人：金吉松;何泽军;倪佳;吴艳华;庞军玲 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-01 - 公布日： 2023-04-25 - 主分类号： H01L21/033 文献下载
摘要：一种半导体器件及其形成方法，方法包括：在第二掩膜层上和第一子槽的部分区域上形成第一光刻掩膜层，第一光刻掩膜层中具有位于第一子槽部分区域上的第一光刻开口，第一光刻开口还在第二方向延伸至第二子槽区的第二掩膜层上；以第一光刻掩膜层和第二掩膜层为掩膜刻蚀第一掩膜层，在第一掩膜层中形成第一分割槽；之后，去除第一光刻掩膜层；之后，刻蚀去除第二子槽区的第二掩膜层，在第一区的第二掩膜层中形成第二子槽，第二子槽和第一子槽贯通构成第一槽；之后，在第一分割槽中形成第一分割填充层；以第一分割填充层为掩膜刻蚀第一槽底部的第一掩膜层，在第一区的第一掩膜层中形成第一中间槽。所述方法降低了工艺难度。
半导体器件及其形成方法

[发明专利]半导体器件及其形成方法-CN201910156243.7有效
发明人：施维;胡友存 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-01 - 公布日： 2023-04-25 - 主分类号： H01L21/033 文献下载
摘要：一种半导体器件及其形成方法，方法包括：提供待刻蚀层，待刻蚀层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接；在待刻蚀层的第一区和第二区上形成第一掩膜层；在第一区的第一掩膜层上形成顶层掩膜层，顶层掩膜层在第一掩膜层表面的投影图形在第二方向分割第一区的第一掩膜层，且顶层掩膜层还沿第一方向延伸至第二区上，第二方向垂直于第一方向；以所述顶层掩膜层为掩膜，刻蚀去除顶层掩膜层两侧第一区的部分第一掩膜层，在第一区的第一掩膜层中形成第一槽，且使位于顶层掩膜层底部的第一区第一掩膜层形成分割掩膜层。所述半导体器件的性能得到提高。
半导体器件及其形成方法

[发明专利]半导体器件及其形成方法-CN201910156244.1有效
发明人：施维;胡友存 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-01 - 公布日： 2023-04-25 - 主分类号： H01L21/033 文献下载
摘要：一种半导体器件及其形成方法，方法包括：在所述待刻蚀层的第一区和第二区上形成第一掩膜层；在第二槽区之外的第一掩膜层中注入掺杂离子；在第二区的第一掩膜层中形成分割掺杂层，所述分割掺杂层在第二方向上分割第二槽区的第一掩膜层，第二方向垂直于第一方向；在第二槽区之外的第一掩膜层中注入掺杂离子之后，且形成分割掺杂层之后，在第一区的第一掩膜层中形成第一槽；形成第一槽后，刻蚀去除分割掺杂层两侧第二槽区的第一掩膜层，在第二区的第一掩膜层中形成第二槽。所述半导体器件的性能得到提高。
半导体器件及其形成方法

[发明专利]一种时钟信号生成电路及电子设备-CN201810788751.2有效
发明人：杨家奇;黄正乙 -专利权人： 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2018-07-17 - 公布日： 2023-04-25 - 主分类号： H03K3/011 文献下载
摘要：一种时钟信号生成电路及电子设备，所述电路包括：ROSC模块，适于产生时钟信号；参考时钟模块连接ROSC模块，适于提供参考时钟信号；温度传感器连接ROSC模块，适于感测温度；电压传感器连接ROSC模块，适于感测电压；存储模块连接温度传感器、电压传感器和ROSC模块，适于存储基础校正表，表中记录有针对温度和电压的微调数据；ROSC模块初始化时，利用参考时钟信号校正时钟信号的频率；否则，ROSC模块根据温度和电压搜索匹配的微调数据校正时钟信号的频率，当搜索时间超过预设阈值时，利用参考时钟信号校正时钟信号的频率，本发明方案提供了一种价格较低的基于环形振荡器的高精度时钟信号生成电路。
一种时钟信号生成电路电子设备

[发明专利]半导体器件及其形成方法-CN201910156253.0有效
发明人：金吉松 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-01 - 公布日： 2023-04-25 - 主分类号： H01L21/033 文献下载
摘要：一种半导体器件及其形成方法，形成方法包括：提供待刻蚀层，待刻蚀层包括若干个相互分立的第一区，若干个第一区沿第一方向排布，第一区的待刻蚀层表面具有第一掩膜层；在各个第一区的第一掩膜层内形成至少一个第一开口；在第一开口的侧壁形成侧墙；形成所述侧墙之后，在第一开口内形成填充层，填充层充满第一开口；形成填充层之后，去除第一开口侧壁的侧墙，在第一区的填充层与第一掩膜层之间形成第二开口；以填充层和第一掩膜层为掩膜，刻蚀第二开口底部的待刻蚀层，在待刻蚀层内形成第一分割槽，第一分割槽在第二方向上分割第一区的第一掩膜层，第二方向与第一方向垂直。所述方法能够降低半导体器件的制造成本。
半导体器件及其形成方法

[发明专利]半导体器件及其形成方法-CN201910172300.0有效
发明人：金吉松 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-07 - 公布日： 2023-04-25 - 主分类号： H01L21/033 文献下载
摘要：一种半导体器件及其形成方法，方法包括：提供基底，所述基底包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接；在所述基底的第一区和第二区上形成第一掩膜层；在第一区上的第一掩膜层中形成若干相互分立的第一槽；形成第一槽后，在第二区上的第一掩膜层中形成若干相互分立的若干分割槽，所述分割槽在第二方向上分割第二区上的第一掩膜层，所述第二方向垂直于第一方向；在所述第一掩膜层上、第一槽底部和侧壁表面、以及分割槽底部和侧壁表面形成初始掩膜侧墙层，在所述分割槽内形成中间分割槽；在所述中间分割槽内形成填充层。所述方法提高了半导体器件的性能。
半导体器件及其形成方法

[发明专利]半导体器件及其形成方法-CN201910155808.X有效
发明人：金吉松;肖芳元;胡友存 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-01 - 公布日： 2023-04-25 - 主分类号： H01L21/311 文献下载
摘要：一种半导体器件及其形成方法，方法包括：在第一区的第二掩膜层中形成第一槽；之后，在第二掩膜层上和第一槽部分区域上形成第一光刻掩膜层，第一光刻掩膜层中具有位于第一槽部分区域上的第一光刻开口，第一光刻开口还在第一方向延伸至第二区上；以第一光刻掩膜层和第二掩膜层为掩膜，在第一区的部分第一掩膜层中注入掺杂离子，在第一区的部分第一掩膜层中形成分割掺杂层，分割掺杂层在第二方向上分割第一槽底部的第一掩膜层；之后，去除第一光刻掩膜层；之后，刻蚀第一槽底部的第一掩膜层，在第一区的第一掩膜层中形成第一中间槽，所述分割掺杂层在第二方向上分割第一中间槽，第二方向与第一方向垂直。所述方法降低了工艺难度。
半导体器件及其形成方法

[发明专利]半导体结构及其形成方法-CN201910733450.4有效
发明人：蒋莉 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-08-09 - 公布日： 2023-04-25 - 主分类号： H01L21/48 文献下载
摘要：一种半导体结构及其形成方法，其中，形成方法包括：提供衬底，衬底包括第一区和第二区，衬底上形成栅极结构和源漏掺杂区；在衬底上形成第一层间介质层；在第一区的第一层间介质层内形成若干金属插塞；在第一层间介质层上形成第二层间介质层；刻蚀第二层间介质层，在第一区形成露出金属插塞的第一通孔，在第二区形成露出第一层间介质层的第二通孔；在第一通孔内填充满第一钨层；在第一钨层上、第二层间介质层上、第二通孔的侧壁及底部形成粘合层；在第二通孔内填充满第二钨层。本发明通过选择性沉积法在第一通孔内填充第一钨层，使形成的钨塞电阻值较小；另外，在第二通孔填充第二钨层，使第二层间介质层平整，从而有利于提高半导体的性能。
半导体结构及其形成方法