“H10N97/00”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果190个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件-CN202211113488.X在审
发明人：朴正敏;林汉镇;丁炯硕 -专利权人：三星电子株式会社
申请日： 2022-09-13 - 公布日： 2023-05-23 - 主分类号： H10N97/00 文献下载
摘要：一种半导体器件，包括电容器。电容器包括在第一方向上顺序堆叠的底部电极、介电层和顶部电极。介电层包括介于底部电极与顶部电极之间并在第一方向上堆叠的第一介电层和第二介电层。第一介电层是反铁电的，并且第二介电层是铁电的。第一介电层的热膨胀系数大于第二介电层的热膨胀系数。
半导体器件

[发明专利]半导体器件及其形成方法、半导体结构-CN201810903391.6有效
发明人：李庆 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-08-09 - 公布日： 2023-05-19 - 主分类号： H10N97/00 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：形成基底，基底包括电阻区；形成覆盖基底的第一介质层；形成覆盖第一介质层的牺牲层；依次图形化牺牲层和第一介质层，在电阻区的第一介质层内形成凹槽；在凹槽的底部和侧壁上形成电阻材料层，电阻材料层还覆盖剩余牺牲层；形成覆盖电阻材料层的刻蚀停止材料层；去除高于凹槽顶部的刻蚀停止材料层和电阻材料层，保留凹槽中的剩余刻蚀停止材料层作为刻蚀停止层，保留凹槽中的剩余电阻材料层作为电阻层；形成刻蚀停止层和电阻层后，去除剩余牺牲层。本发明通过形成牺牲层和凹槽，增大了后续形成互连通孔的工艺窗口，有利于改善器件的性能和良率。
半导体器件及其形成方法半导体结构

[发明专利]一种原子级厚度的铋氧基铁电薄膜及其制备工艺-CN202111456088.4有效
发明人：张林兴;杨倩倩;贺卓平;田建军 -专利权人：北京科技大学
申请日： 2021-12-01 - 公布日： 2023-05-19 - 主分类号： H10N97/00 文献下载
摘要：本发明属于凝聚态物理、原子尺度铁电薄膜领域，涉及到一种原子级厚度的铋氧基铁电薄膜及其制备工艺。该铁电薄膜是以三层Bi‑O层为周期的铋氧基薄膜，结构为稳定的类四方相结构，其分子式为Bi(2‑x)MexO3，其中，x的取值为：0.1≤x≤0.6，Me为镧系元素。制备工艺为：将Bi与Me以相应的摩尔比配制成前驱体溶液，将溶液旋涂在基底上，经过干燥、退火后，得到这种新型层状铁电薄膜。本发明通过简单的溶胶‑凝胶法制备得到的原子级厚度铁电薄膜。在前驱液成分精准控制的前提下，可以通过控制前驱液的浓度、转速和湿度等因素制备出不同厚度的低尺寸薄膜。该系列薄膜表面平整、铁电性能优异，有望实现大面积应用。
一种原子厚度铋氧基铁电薄膜及其制备工艺

[发明专利]一种增加电感量的电感制程方法及电感结构-CN201911252953.6有效
发明人：黄光伟;李立中;陈智广;吴淑芳;林伟铭 -专利权人：福建省福联集成电路有限公司
申请日： 2019-12-09 - 公布日： 2023-05-19 - 主分类号： H10N97/00 文献下载
摘要：本发明公开一种增加电感量的电感制程方法，其中方法包括如下步骤：沉积氮化物于晶圆正面，形成正面氮化物层蚀刻正面氮化物层并在被蚀刻部分制作正面金属层；在晶圆背面涂布第一光阻层，蚀刻晶圆，去除第一光阻层，并于晶圆背面进行溅镀金属；涂布第二光阻层于晶圆背面，并沉积金属。涂布第三光阻层于晶圆背面，并沉积金属；最后通过第一接触端和第二接触端的断路开口处蚀刻溅镀金属到正面氮化物层，使晶圆背面的沉积金属与正面金属层连接形成电感结构。上述发明通过在蚀刻孔数不变，以及金属用量不增反减的情况下，使绕组匝数增加，电路能提供更大的电感量和更充沛的电能，同时获得更高的品质因数Q。
一种增加电感方法结构

[发明专利]一种半导体结构的形成方法-CN202211689792.9在审
发明人：张睿;姜益;高大为 -专利权人：浙江大学杭州国际科创中心
申请日： 2022-12-23 - 公布日： 2023-05-16 - 主分类号： H10N97/00 文献下载
摘要：本发明公开了一种半导体结构的形成方法，基于负载效应的作用，图形化层内的开口尺寸越大，在层间介质层内形成的开口深度越大，因此，可以在所述层间介质层内形成不同深度的第一开口和第二开口。由于电容器件的电容与极板面积、极板间距、极板间介质材料的介电常数值有关，通过获取不同尺寸的第一开口和第二开口，同时通过第一开口和第二开口内填充的介质材料介电常数值的选取，可以获得不同电容值的电容器件；由于第一开口和第二开口采用同一图形化层为掩膜，图形化层仅用一次光刻刻蚀工艺形成，因此不需要多次光刻就可以获得不同电容值的电容器件，有利于节约生产成本，促进电容生产技术的发展。
一种半导体结构形成方法

[发明专利]一种改善叠层氧化铪基铁电薄膜性能的方法及其叠层铁电薄膜-CN202310195791.7在审
发明人：尹路;李欣雨;廖敏;赵影;郑帅至;彭强祥 -专利权人：湘潭大学
申请日： 2023-03-03 - 公布日： 2023-05-16 - 主分类号： H10N97/00 文献下载
摘要：本发明属于铁电薄膜技术领域，本发明提供了一种改善叠层氧化铪基铁电薄膜性能的方法及其叠层铁电薄膜。该制备方法包括以下步骤：S1、将有机铪盐、掺杂金属盐、催化剂和有机溶剂混合后进行反应得到前驱体溶液M1：HfO2；将有机锆盐、掺杂金属盐、催化剂和有机溶剂混合后进行反应得到前驱体溶液M2：ZrO2；S2、将前驱体溶液M1：HfO2沉积在基底上作为第一铁电膜层，将前驱体溶液M2：ZrO2沉积在第一铁电膜层作为第二铁电膜层即完成一次堆叠，重复堆叠N次得到薄膜样品；S3、对薄膜样品进行热处理即得叠层氧化铪基铁电薄膜。本发明在叠层铁电薄膜中掺入活性元素，降低了单斜相的含量，改善了其铁电性和耐久性。
一种改善氧化铪基铁电薄膜性能方法及其叠层铁电

[发明专利]一种集成电容器及其制备方法-CN202211436445.5在审
发明人：雷嘉成;彭昊炆;许东 -专利权人：上海新微半导体有限公司
申请日： 2022-11-16 - 公布日： 2023-05-12 - 主分类号： H10N97/00 文献下载
摘要：本发明提供一种集成电容器及其制备方法，该集成电容器包括衬底、介电层、下极板层、第一介质层、凹槽、第二介质层及上极板层，其中，介电层覆盖衬底上表面；下极板层位于介电层的上表面，下极板层沿X方向的长度小于介电层沿X方向的长度；第一介质层中设有凹槽，第一介质层覆盖凹槽两侧介电层的上表面及下极板层的显露表面，凹槽位于下极板层上方，凹槽底面显露出下极板层的上表面；第二介质层覆盖第一介质层上表面及凹槽的内壁和底面；上极板层位于第二介质层的上表面，且上极板层填充凹槽。本发明通过形成位于第一介质层中的凹槽之后，再依次形成第二介质层及填充凹槽的上极板层，避免了形成凹槽时损伤第二介质层，简化了器件结构。
一种集成电容器及其制备方法

[发明专利]半导体器件的制造方法和半导体器件-CN202111300177.X在审
发明人：夏军;白世杰 -专利权人：长鑫存储技术有限公司
申请日： 2021-11-04 - 公布日： 2023-05-09 - 主分类号： H10N97/00 文献下载
摘要：本发明提供了一种半导体器件的制造方法和半导体器件；制造方法包括：提供半导体衬底，衬底具有第一区域和第二区域；在衬底的上表面形成初始掩膜层；图形化初始掩膜层，在第一区域上形成具有第一高度的第一图形掩膜，在第二区域上形成具有第二高度的第二图形掩膜，第一图形掩膜的图形密度大于第二图形掩膜的图形密度，第一高度大于第二高度；基于第一图形掩膜和第二图形掩膜对衬底进行刻蚀，将第一图形掩膜的图形转移至第一区域，将第二图形掩膜的图形转移至第二区域。本申请的方案在掩膜的图形密度不同的区域形成不同的掩膜厚度，平衡不同图形密度在刻蚀过程中所带来的刻蚀负载效应，提升高深宽比结构的蚀刻能力，减少缺陷来源。
半导体器件制造方法

[发明专利]一种高压隔离电容-CN202310223983.4在审
发明人：文海波;李汶钟;刘吉;周雅露 -专利权人：杭州胜金微电子有限公司
申请日： 2023-03-02 - 公布日： 2023-05-05 - 主分类号： H10N97/00 文献下载
摘要：本发明公开了一种高压隔离电容，包括衬底、下级板和上级板，所述衬底、下级板和上级板从下到上依次设置，下极板由金属层Mn和Mn+k通过金属连接组成，上极板由金属层Mn+j和Mn+i通过金属连接组成，电容介质层采用标准CMOS工艺的IMD(Inter‑metal Dielectric，即金属层间介质层)实现。采用本发明所述的结构，相同电容大小，制作出来的电容面积可以减小2/3，更有利于降低成本。
一种高压隔离电容

[发明专利]半导体结构及其形成方法-CN202310086134.9在审
发明人：郭帅 -专利权人：长鑫存储技术有限公司
申请日： 2023-01-17 - 公布日： 2023-05-02 - 主分类号： H10N97/00 文献下载
摘要：本公开涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供衬底；于所述衬底的顶面上形成堆叠结构，所述堆叠结构包括沿第一方向交替堆叠的支撑层、牺牲层和支撑层，形成所述牺牲层时产生的衬底弯曲度不大于30μm，所述第一方向垂直于所述衬底的顶面；形成沿所述第一方向贯穿所述堆叠结构的电容孔；形成覆盖所述电容孔内壁的下电极层；去除所述牺牲层；形成覆盖所述下电极层表面的电介质层、以及覆盖所述电介质层表面的上电极层，以形成包括所述下电极层、所述电介质层和所述上电极层的电容器。本公开能够降低电容制程中产生的应力，减少电容发生形变。
半导体结构及其形成方法

[发明专利]MIM电容器及其制造方法-CN202211603625.8在审
发明人：吕翔;胡正军 -专利权人：上海集成电路装备材料产业创新中心有限公司;上海集成电路研发中心有限公司
申请日： 2022-12-13 - 公布日： 2023-05-02 - 主分类号： H10N97/00 文献下载
摘要：本发明提供了一种MIM电容器及其制造方法，应用于半导体技术领域。具体的，其是先形成作为MIM电容器的上下极板的金属层，然后，再在该金属层中利用一步刻蚀工艺形成在X‑Y平面上以中心为同心轴，从内向外径长依次呈增大式分布的三维多层次同心结构式沟道，之后，再在该三维多层次同心结构式沟道中利用一步薄膜沉积工艺形成作为MIM电容器的电介质层，从而实现了在提出一种新型的三维同心全环绕式MIM电容器结构的同时，简化了该三维同心全环绕式MIM电容器的制造工艺步骤，即，将现有技术中的三步薄膜工艺缩减成两步，进而实现缩短器件的制造时间以及制造成本的目的。
mim 电容器及其制造方法

[发明专利]半导体结构及其制造方法-CN202111258017.3在审
发明人：刘志拯 -专利权人：长鑫存储技术有限公司
申请日： 2021-10-27 - 公布日： 2023-05-02 - 主分类号： H10N97/00 文献下载
摘要：本申请实施例提供一种半导体结构及其制造方法，包括：衬底，包括第一掺杂区；第一介质层，位于所述衬底上；多个深沟槽电容，从所述第一介质层延伸至所述衬底内部，每一所述深沟槽电容穿透所述第一掺杂区，每一所述深沟槽电容包括锯齿状内壁；多个第二掺杂区，位于所述衬底内，每一所述第二掺杂区包围所述深沟槽电容的底部，且沿着所述深沟槽电容的外壁延伸至所述第一掺杂区内；第一金属层，位于所述第一介质层上，所述第一金属层连接多个所述深沟槽电容。本申请中的多个深沟槽电容可以起到稳压的作用。
半导体结构及其制造方法

[发明专利]用于形成半导体器件中的片上电容器结构的方法-CN202080002240.9有效
发明人：陈亮 -专利权人：长江存储科技有限责任公司
申请日： 2020-09-02 - 公布日： 2023-05-02 - 主分类号： H10N97/00 文献下载
摘要：公开了半导体器件以及用于形成半导体器件的方法的实施例。在示例中，公开了一种用于形成半导体器件的方法。在衬底的第一侧上形成第一层间电介质(ILD)层。形成多个第一触点，每个第一触点贯穿第一ILD层垂直地延伸并且与衬底接触。从与衬底的第一侧相对的第二侧对衬底进行减薄。形成多个电介质切口，每个电介质切口贯穿减薄的衬底垂直地延伸，以将减薄的衬底分隔成多个半导体块，使得多个半导体块分别与多个第一触点接触。
用于形成半导体器件中的电容器结构方法

[发明专利]半导体设备和包括该半导体设备的半导体存储器设备-CN202211045407.7在审
发明人：林汉镇;朴正敏 -专利权人：三星电子株式会社
申请日： 2022-08-30 - 公布日： 2023-04-25 - 主分类号： H10N97/00 文献下载
摘要：公开了一种半导体设备和包括该半导体设备的半导体存储器设备。一种半导体设备可以包括第一电极、在第一电极上的第二电极、在第一电极与第二电极之间的铁电层、与铁电层接触的反铁电层、以及与铁电层间隔开并与反铁电层接触的插入层。
半导体设备包括半导体存储器设备

[发明专利]电容器装置和包括该电容器装置的半导体装置-CN202211271174.2在审
发明人：文泰欢;许镇盛;南胜杰;崔惪铉 -专利权人：三星电子株式会社
申请日： 2022-10-17 - 公布日： 2023-04-21 - 主分类号： H10N97/00 文献下载
摘要：提供了一种电容器装置和包括该电容器装置的半导体装置。该电容器装置包括彼此间隔开的第一电极和第二电极以及提供在第一电极和第二电极之间的电介质层。电介质层包括其中铁电体和反铁电体彼此混合的电介质材料。
电容器装置包括半导体