“H10N70/00”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果99个，建议您升级VIP下载更多相关专利

[发明专利]一种基于金属掺杂的双向阈值选通器及其制备方法-CN201911135800.3有效
发明人：裴艳丽;邵徽红 -专利权人：中山大学
申请日： 2019-11-19 - 公布日： 2023-08-29 - 主分类号： H10N70/00 文献下载
摘要：本发明涉及一种基于金属掺杂的双向阈值选通器及其制备方法，选通器由衬底、底电极、介质层和顶电极依次叠加构成，所述介质层为掺杂活泼金属元素的过渡金属氢氧化物。本发明中底电极和顶电极采用同种材料，掺杂活泼金属离子的过渡金属氢氧化物介质层采用可印刷的溶液法低温制备。本发明通过溶液法制备，方法简单、工艺温度低、成本低、与柔性电路工艺兼容性好；阈值选通具有双向性，可以有效解决双极型阻变存储器交叉阵列结构中的电流交叉串扰问题。
一种基于金属掺杂双向阈值选通器及其制备方法

[发明专利]开关元件与存储器元件-CN201811078303.X有效
发明人：郑怀瑜;龙翔澜;郭奕廷 -专利权人：旺宏电子股份有限公司
申请日： 2018-09-14 - 公布日： 2023-08-25 - 主分类号： H10N70/00 文献下载
摘要：一种电压敏感开关元件，具有一第一电极、一第二电极及一位于第一电极与第二电极之间的开关层，包括一无碲、低锗含量的组成份，该组成份包括砷、硒与锗。开关元件用于立体交叉点存储器(3D cross‑point memory)。
开关元件存储器

[发明专利]一次性编程电阻式随机存取记忆体位、记忆体及形成方法-CN201811391186.2有效
发明人：陈达;王炳琨;傅志正;吴健民;廖绍憬 -专利权人：华邦电子股份有限公司
申请日： 2018-11-21 - 公布日： 2023-08-25 - 主分类号： H10N70/00 文献下载
摘要：本发明实施例提供一种一次性编程电阻式随机存取记忆体位、记忆体及形成方法，包括形成电阻转换层于底电极层上；形成顶电极层于电阻转换层上；对电阻转换层施加形成电压，使顶电极层的电位低于底电极层的电位；及对电阻转换层进行烘烤工艺，其中电阻转换层中的空缺呈随机分布。本发明实施例可以使读取电流范围变大，读取电流累积分布函数为线性，亦可增强高温资料保存效能。
一次性编程电阻随机存取记忆体位记忆体形成方法

[发明专利]一种全无机无铅钙钛矿忆阻器及其制备方法-CN202310399104.3在审
发明人：张佳旗;胡景陽;高龙;李文彤;郑伟涛 -专利权人：吉林大学
申请日： 2023-04-14 - 公布日： 2023-08-22 - 主分类号： H10N70/00 文献下载
摘要：本发明公开了一种全无机无铅钙钛矿忆阻器及其制备方法，一种全无机无铅钙钛矿忆阻器，该器件结构顺序为顶电极、功能层、底电极；顶电极为金属铝，功能层为CsCu2Br3钙钛矿，底电极为FTO导电玻璃。该制备方法：S1：按1：2摩尔比例称取CsBr和CuBr溶于二甲基亚砜制备前驱体并在60℃搅拌12小时；S2：清洗FTO衬底，使用氮气吹干，并进行臭氧‑紫外处理；S3：在手套箱中，使用移液枪吸取适量的前驱体，将适量前驱体旋涂在FTO衬底上。随后，将样品在100℃退火30分钟。该忆阻器可在低电压下实现负电压写入，正电压擦除的双极电阻开关行为。在低电压下实现了对电阻开关行为的操控，并实现了较长时间的数据保持时间。
一种无机无铅钙钛矿忆阻器及其制备方法

[发明专利]阻变存储器及其制备方法-CN202310450080.X在审
发明人：高飞;仇圣棻;杨芸;陈亮 -专利权人：昕原半导体(上海)有限公司;昕原半导体（杭州）有限公司;昕原半导体（深圳）有限公司
申请日： 2023-04-24 - 公布日： 2023-08-22 - 主分类号： H10N70/00 文献下载
摘要：本发明提供一种阻变存储器及其制备方法，通过改变研磨停止点，在沉积阻变存储器的阻变层前设置一道预设厚度的通孔填充层。实现化学机械研磨仅需要研磨通孔填充层至预设厚度即可，避免了下电极通孔的填充结构的凹陷或凸起的发生，进而减少了对阻变层的影响；从而达到减少同一片晶圆上阻变结构与阻变结构之间功能和结构之间的差异的技术效果。
存储器及其制备方法

[发明专利]相变存储单元、相变存储器、电子设备及制备方法-CN202210577387.1有效
发明人：陈鑫;李响 -专利权人：华为技术有限公司
申请日： 2021-06-11 - 公布日： 2023-08-22 - 主分类号： H10N70/00 文献下载
摘要：本申请公开了相变存储单元、相变存储器、电子设备及制备方法，属于半导体存储技术领域。该相变存储单元包括：相变薄膜，该相变薄膜包括：一层相变材料层和一层异质结层，所述相变材料层与所述异质结层相接触；所述相变材料层采用相变材料形成，所述异质结层采用异质结材料形成；所述异质结材料与所述相变材料的晶格失配度小于或等于20％；所述异质结材料与所述相变材料的接触晶面具有相同的晶格夹角；以及，所述异质结材料的熔点大于所述相变材料的熔点。该相变存储单元具有结构简单，操作可靠性强，稳定性强，读写速度快，使用寿命长等优点。
相变存储单元存储器电子设备制备方法

[发明专利]用于基于相变材料的RF开关的RF/DC去耦系统-CN201811089327.5有效
发明人： B·赖格;亚历山大·利昂;D·圣-帕特赖斯 -专利权人：原子能和替代能源委员会
申请日： 2018-09-18 - 公布日： 2023-08-22 - 主分类号： H10N70/00 文献下载
摘要：本发明公开了一种用于基于相变材料的RF开关的RF/DC去耦系统，该RF开关设置有基于相变材料(20)的、布置在第一导电元件(11)和第二导电元件(12)之间的第一区域(15)，以及用于所述第一区域(15)的状态控制装置，该开关还设置有至少一个第一去耦开关(INT1)，所述至少一个第一去耦开关设置有第二相变材料区域(17)。
用于基于相变材料 rf 开关 dc 系统

[发明专利]一种氧化钨多电阻态调控方法-CN202310599969.4在审
发明人：于浦;张帆 -专利权人：清华大学
申请日： 2023-05-25 - 公布日： 2023-08-18 - 主分类号： H10N70/00 文献下载
摘要：本申请提供了一种氧化钨多电阻态调控方法，所述方法包括：将氧化钨置于包括氢气的气体环境中，所述氢气的含量为3vol.％至100vol.％；向针尖状电极施加不同的电压与所述氧化钨形成不同的偏压；所述氧化钨与所述针尖状电极接触，在氧化钨中引入氢离子或者将氧化钨中的氢离子移出。三氧化钨是一种绝缘的氧化物，由于电子掺杂作用，随着注入氢离子的浓度或计量提高，其电阻降低。本申请通过控制针尖状电极上电压正负、大小和反应时间，可以调节三氧化钨中的氢离子浓度，进而精准控制三氧化钨的电阻，实现多阻态的调控。避免了液体的离子介质的引入，并利用针尖状电极的小尺寸，可以实现纳米尺度的氢离子注入，解决了该类器件难以小型化的问题。
一种氧化钨电阻调控方法

[发明专利]阻变存储器及其制备方法-CN202310450651.X在审
发明人：高飞;仇圣棻;杨芸;陈亮 -专利权人：昕原半导体(上海)有限公司;昕原半导体（杭州）有限公司;昕原半导体（深圳）有限公司
申请日： 2023-04-24 - 公布日： 2023-08-15 - 主分类号： H10N70/00 文献下载
摘要：本发明提供一种阻变存储器及其制备方法，在研磨后的膜层上增加了一层金属层；实现了隔离研磨后的膜层的平整度对阻变层的影响，达到使得阻变层尽量少受到环境因素的影响，从而改善阻变存储器的电性和工艺的稳定性技术效果。
存储器及其制备方法

[发明专利]由相关电子材料形成的切换器件-CN201780074027.7有效
发明人：卡洛斯·阿尔韦托·巴斯·德·阿劳约;卓兰塔·博泽纳·赛琳斯卡;金柏莉·盖伊·里德;卢西恩·斯弗恩 -专利权人：切尔费实验室公司
申请日： 2017-11-30 - 公布日： 2023-08-15 - 主分类号： H10N70/00 文献下载
摘要：本技术通常涉及制造相关电子材料(CEM)开关。在实施例中，描述了如下处理，其中可以在绝缘材料(210)上或上方形成导电迹线(222)。响应于在绝缘材料中形成空隙(230)，可以将与空隙接触的导电迹线的局部部分暴露于气态氧化剂(221)，其可以将导电迹线的局部部分(240)转换为CEM。在实施例中，可以在空隙内沉积电极材料(250)，以接触被转换为CEM的导电迹线的局部部分(240)。
相关电子材料形成切换器件

[发明专利]一种可用于相变存储器件的新型相变薄膜材料与制备方法-CN202310581154.3在审
发明人：郑龙;朱小芹;吴晓庆;薛建忠;裴明旭 -专利权人：江苏理工学院
申请日： 2023-05-23 - 公布日： 2023-08-11 - 主分类号： H10N70/00 文献下载
摘要：本发明提供了一种可用于相变存储器件的新型相变薄膜材料与制备方法，所述相变薄膜材料包括：至少一层CrxGeyTez，其中0x1，0y1，0z1；且yz，x+y+z＝1。该相变薄膜材料在升温过程中，存在两次可逆相变，包括首先发生的晶态的GeyTez(表示为GT)相的生成，以及在更高的温度下晶态的Cr2Ge2Te6(表示为CrGT)相的生成。基于所述相变薄膜材料的相变存储器件，在SET和REST过程中将同时伴随着GT与CrGT的晶化与非晶化过程，进而使该相变存储器件具有高稳定性、低操作电压的特点。本发明的制备方法还具有工艺简单、成本低廉、与原有制备工艺兼容等优点。
一种用于相变存储器件新型薄膜材料制备方法

[发明专利]一种两端选通器件制备方法及1S1C存储器-CN202310619166.0在审
发明人：童浩;汪宾浩;刘梓轩;缪向水 -专利权人：华中科技大学
申请日： 2023-05-29 - 公布日： 2023-08-08 - 主分类号： H10N70/00 文献下载
摘要：本发明公开了一种两端选通器件制备方法及1S1C存储器，该两端选通器件制备方法为：(1)提供一半导体衬底，在半导体衬底上沉积底电极层；(2)在底电极层上沉积绝缘层；(3)对绝缘层进行刻蚀，使该绝缘层中形成多个贯穿的圆孔，圆孔按一定规律排列，且圆孔均位于底电极层上；(4)将步骤(3)得到的样品在O2或Ar气体氛围条件下进行等离子体表面处理，使圆孔底部的底电极层产生损伤，从而导致其表面形成缺陷；(5)向圆孔孔内填充选通管功能层；(6)在选通管功能层表面沉积顶电极层。本发明只需较小的First‑fire电压即可完成First‑fire操作，且无需为选通器件的First‑fire操作设计专用电路。
一种两端器件制备方法 s1c 存储器

[发明专利]一种半导体结构及其制备方法-CN202310615743.9在审
发明人：王海玲;杨红心;周凌珺;刘峻 -专利权人：长江先进存储产业创新中心有限责任公司
申请日： 2023-05-24 - 公布日： 2023-08-08 - 主分类号： H10N70/00 文献下载
摘要：本公开实施例提供了一种半导体结构及其制备方法，其中，半导体结构包括：第一导电线，第一导电线沿第一方向延伸，第二导电线，第二导电线沿第二方向延伸，其中，第一方向和第二方向平行于同一平面且相互交叉。位于第一导电线和第二导电线之间的相变存储单元，相变存储单元至少包括从下至上分布的选通层及存储层；其中，存储层包括相变层及缓冲层，缓冲层的材料包括硫属化物。
一种半导体结构及其制备方法

[发明专利]一种Hf-Te-M选通管材料、选通管单元及其制备方法-CN202310383982.6在审
发明人：徐明;王欢;缪向水;辜融川;麦贤良 -专利权人：华中科技大学
申请日： 2023-04-10 - 公布日： 2023-08-08 - 主分类号： H10N70/00 文献下载
摘要：本发明属于微纳电子技术领域，更具体地，涉及一种Hf‑Te‑M选通管材料、选通管单元及其制备方法。选通管材料为至少包括Hf及Te的化合物，选通管材料的化学通式为HfxTeyM100‑x‑y，其中M包括掺杂材料，且5≤x≤55，45≤y≤90，0≤100‑x‑y≤15。本发明的选通管材料选用HfxTey材料，该材料用于选通管单元时具有漏电流小的优点，有利于降低在相变存储器三维集成中的串扰。本发明的选通管以Hf Te合金为基底材料掺入掺杂材料M，可以调节和优化该选通管材料制作的选通管单元的开通电流、阈值电压及漏电流等；可以提高选通管单元的热稳定性、循环特性以及可重复性。
一种 hf te 选通管材料单元及其制备方法

[发明专利]电阻性组件的结构及制作方法-CN201711431175.8有效
发明人：黄志仁 -专利权人：珠海兴芯存储科技有限公司
申请日： 2017-12-26 - 公布日： 2023-08-08 - 主分类号： H10N70/00 文献下载
摘要：一种电阻性组件的结构，连接于一第一导体与一第二导体，该电阻性组件包括：一第一穿透洞，位于该第一导体上方；一第一障壁层，接触于该第一穿透洞内表面以及该第一导体；一可变电阻层，位于该第一穿透洞内并覆盖于该第一障壁层；一第二障壁层，位于该第一穿透洞内并覆盖于该可变电阻层；一导电插塞，覆盖于该第二障壁层并填满该第一穿透洞；一第二穿透洞，位于该导电插塞上方；以及一第三障壁层，接触于该第二穿透洞内表面以及该导电插塞；其中，该第二导体位于该第二穿透洞内，并接触于该第三障壁层。
电阻组件结构制作方法