“H03M5/04”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]使用谐振驱动电路的低功率解码器-CN201680043895.4有效
发明人：大卫·A·霍夫曼 -专利权人：电力荡半导体有限公司
申请日： 2016-07-26 - 公布日： 2021-11-30 - 主分类号： H03M5/04 文献下载
摘要：根据本发明的一个实施例的解码器包括成组的线、谐振器电路、用于接收输入信号的成组的输入引线以及用于响应输入信号将成组的线中的一些线耦接到谐振器电路的成组的开关，而该成组的线中的其它线处于第一二进制电压。线耦接到成组的指针电路。当谐振信号处于与第一二进制电压相反的第二二进制电压时，指针电路对线上的信号执行逻辑功能，从而解码输入信号。由于线由谐振器电路驱动为高和低，因此解码器电路的功耗要小于通过成组的上拉和下拉晶体管来上拉和下拉线时的功耗。
使用谐振驱动电路功率解码器

[发明专利]一种电池管理系统、从控编码方法及装置-CN201910949524.8在审
发明人：黄浩;刘媛;文健峰;王全;熊自友 -专利权人：中车时代电动汽车股份有限公司
申请日： 2019-10-08 - 公布日： 2021-04-09 - 主分类号： H03M5/04 文献下载
摘要：本申请提供了一种电池管理系统、从控编码方法及装置，其中，电池管理系统中主控单元和从控单元的连接方式能够保证从控单元的硬件一致，基于该连接方式，主控单元与从控单元通过应答式信息交互可实现从控的自动编码，在使用时，只需将主控单元与从控单元的电源回路及通讯回路导通，主从控单元便可进行自动编码，无需人为操作，也无需上位机编码标定，可确保从控单元的软件一致，方便BMS产品批量化生产，并且，维护时无需售后人员进行编码操作，提高了售后维护效率及使用可靠性，满足了工程化应用需求。
一种电池管理系统编码方法装置

[发明专利]一种HDB3码的解码装置及方法-CN202010733301.0在审
发明人：詹晋川;肖清玉;莫小妮;袁结全 -专利权人：深圳市风云实业有限公司
申请日： 2020-07-27 - 公布日： 2020-12-04 - 主分类号： H03M5/04 文献下载
摘要：本发明提供了一种HDB3的解码装置及方法，属于数据通信技术领域，包括：整形模块，用于对外部输入的两路50％占空比的单极归零码分别进行整形；时钟模块，用于利用数字锁相环将整形后的其中一路单极归零码恢复出线路时钟信号；脉冲展宽模块，用于根据恢复的线路时钟信号，将输入的两路50％占空比的单极归零码转换为单极非归零码；HDB3解码模块，用于利用恢复的线路时钟信号对单极非归零码进行采样，并进行双单变换得到一路信号，标记V点位置；后级模块，用于根据所述一路信号以及V点位置进行解码。本发明通过以上设计，不依靠外部时钟提取芯片，可自动恢复出线路的时钟信息，从而对HDB3码进行解码，实现简单，便于修改调试。
一种 hdb3 解码装置方法

[发明专利]使用共模抑制和SSO恢复的功率和引脚高效的芯片到芯片通信-CN201710587515.X有效
发明人： H·克洛尼;A·肖克罗拉西 -专利权人：洛桑联邦理工学院
申请日： 2011-12-29 - 公布日： 2020-10-16 - 主分类号： H03M5/04 文献下载
摘要：本发明涉及使用共模抑制和SSO恢复的功率和引脚高效的芯片到芯片通信。在总线通信方法和装置中，获取包括一系列n个位的位序列，并且响应地形成指数t，所述指数t表示为所述一系列n个位的二进制展开，其中n是大于1的整数且0≤t≤2n‑1；通过以下方式生成长度为2n的输出向量v：将输出向量v的第t位置v[t]设为值‑(2n)+1且将输出向量v的所有其他位置设为值1；以及将所述输出向量v输出以在多线路总线上传输。
使用抑制 sso 恢复功率引脚高效芯片通信

[发明专利]安全编码系统中数据延时发送安全处理方法-CN201610379785.7有效
发明人：王建涛;周庭梁;陈宜航;方圆;孙军峰;唐俊;董高云;傅李育 -专利权人：卡斯柯信号有限公司
申请日： 2016-06-01 - 公布日： 2020-08-28 - 主分类号： H03M5/04 文献下载
摘要：本发明涉及一种安全编码系统中数据延时发送安全处理方法，首先定义一个队列用于存储延迟时间窗口内采集的某一端口的数据，系统每采集一次窗口内存储的数据都要被重新计算一次，最后发送的该端口的状态数据即为时间窗口内的所有数据经过一次运算后的结果，并对结果进行安全性判断。与现有技术相比，本发明具有输出数据的安全性高等优点。
安全编码系统数据延时发送处理方法

[发明专利]一种基于磁性特征的标识号编码方法-CN201811053547.2在审
发明人：不公告发明人 -专利权人：何祥果
申请日： 2018-09-03 - 公布日： 2019-03-01 - 主分类号： H03M5/04 文献下载
摘要：本发明公开了一种基于磁性特征的标识号编码方法，包括(1)确定需进行编码的数字标识号；(2)建立磁性特征与数字编码的对应关系；(3)建立标识号数据编码。该数据编码由奇偶校验位和数据项位组成；(4)将步骤(1)中的标识号进行数据编码，存放于(3)中描述的数据项位；(5)对际识号数据编码进行异或运算；(6)基于磁性特征的标识号编码，选择磁性编码的进制并根据(2)中磁性特征与数字编码的对应关系，完成数据编码向磁性特征编码的转换。本发明将磁性特征参数引入编码方法后与实际生产结合紧密，不但方法简单、易于实现，能够适应复杂的工作环境并且克服了传统方法中设备标识号易于损坏、丢失和检测不便等缺点。
磁性特征数据编码数字编码数据项奇偶校验位设备标识号磁性编码异或运算进制检测引入转换生产

[发明专利]一种高精度B码产生方法及模块-CN201810768067.8在审
发明人：李希伦;陈治高 -专利权人：北京七维航测科技股份有限公司
申请日： 2018-07-13 - 公布日： 2018-12-14 - 主分类号： H03M5/04 文献下载
摘要：本发明涉及一种高精度B码产生方法，包括(1)时基输入,以UART和PPS的形式接收外部标准时间；(2)预进位处理,建立一个RTC计时链，接收到以PPS形式传输过来的外部标准时间后，RTC计时链在外部标准时间的基础上向前预加1S得到预处理时间；(3)IRIG‑B DC编码,以UART的形式获取外部标准时间后，对RTC计时链进行校准，RTC计时链计算出该当前的时间为全年的第几天，即IRIG‑B中Day字段；(4)待到达预处理时间后，以高低电平的形式向外输出高精度B码。本发明还公开了一种高精度B码产生模块，包括时基输入模块、预进位处理模块、IRIG‑B DC编码模块和输出模块。
计时链预处理外部进位时基编码模块产生模块处理模块高低电平输出模块输入模块校准字段传输输出

[发明专利]数据存储器件-CN201510272221.9有效
发明人： H·马克拉姆 -专利权人：洛桑联邦理工学院
申请日： 2010-07-27 - 公布日： 2018-11-30 - 主分类号： H03M5/04 文献下载
摘要：一种数据存储器件，包括可检测的物理表现编码信息，其中所述物理表现是能够被数据存储器件读取器所检测到的结构性元件，所述物理表现是根据编码方案而隔开的，从而所述物理表现之间的间距表示已编码信息的内容。
数据存储器件

[发明专利]使用共模抑制和SSO恢复的功率和引脚高效的芯片到芯片通信-CN201180063509.5有效
发明人： H·克洛尼;A·肖克罗拉西 -专利权人：洛桑联邦理工学院
申请日： 2011-12-29 - 公布日： 2017-09-22 - 主分类号： H03M5/04 文献下载
摘要：在总线通信方法和装置中，提供表示要通过该总线传达的信息的第一组物理信号并将其映射到球面码的码字，其中码字能表示为多个分量的向量并且该总线至少使用与该向量的被使用的分量一样多的信号线，将该码字映射到第二组物理信号，其中第二组物理信号的各分量可具有来自一组分量值的值，其中对于至少一个分量，该组分量值具有至少三个不同的值，以及提供该第二组物理信号以供在该数据总线上以物理形式传输。
使用抑制 sso 恢复功率引脚高效芯片通信

[发明专利]一种基于FPGA的IRIG-B(DC)快速解码方法-CN201610227361.9在审
发明人：李孟阳;唐立君;张林山;杨映春 -专利权人：云南电网有限责任公司电力科学研究院;广州致讯信息科技有限责任公司
申请日： 2016-04-13 - 公布日： 2016-07-13 - 主分类号： H03M5/04 文献下载
摘要：一种基于FPGA的IRIG‑B(DC)快速解码方法，包括IRIG‑B(DC)的快速解码和解码报文的分组后串口发送。本发明专利通过使用FPGA、数据在线监测、串口通信等技术,解决了目前用分立元件开发和研制的IRIG‑B码时间统一系统存在电路复杂、集成度低、调试困难、体积大、成本高、保密性低等缺点，其精度也可以满足绝大多数要求。
一种基于 fpga irig dc 快速解码方法

[发明专利]编码和解码信息-CN201080042987.3有效
发明人： H·马克拉姆 -专利权人：洛桑联邦理工学院
申请日： 2010-07-27 - 公布日： 2012-08-22 - 主分类号： H03M5/04 文献下载
摘要：用于对时基码中的事件的幅度进行加权的方法和系统。所述时基码被分割成时间间隔。所述时基码的每个时间间隔对应于已接收信号中的一个数字。所述已接收信号的第一状态的每个数字被表达成在所述时基码的对应时间间隔内的第一时刻发生的事件。所述已接收信号的第二状态的每个数字被表达成在所述时基码的对应时间间隔内的第二时刻发生的事件，所述第一时刻与所述第二时刻是可区分的。所述已接收信号中的数字的所有状态都由所述时基码中的事件来表示。所述加权被执行为所述时基码信号中其他事件的时序的函数。
编码解码信息

[发明专利]数字信号解码方法-CN200810303202.8无效
发明人：桑圣杰;代良燕 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2008-07-30 - 公布日： 2010-02-03 - 主分类号： H03M5/04 文献下载
摘要：一种数字信号解码方法，包括以下步骤：微处理器接收待解码数字信号；微处理器读取一个低电平时间段，并存储于一第一寄存器内；微处理器读取下一个高电平时间段，并存储于一第二寄存器内；微处理器读取出第一寄存器内的值TL及第二寄存器内的值TH，并将TH与TL作比值TR＝TH/TL；微处理器根据所述比值TR与两个分别对应逻辑“1”及“0”的比例常数作比较来解码得出逻辑“1”或“0”；所述微处理器将解码后的逻辑“1”或“0”信号发送给后续执行电路。所述数字信号解码方法在时钟不精准的情况下也可正确的解码。
数字信号解码方法

[发明专利]用于部分相干系统的编码调制-CN200480028740.0无效
发明人： M·J·博兰;B·阿张 -专利权人：诺基亚有限公司
申请日： 2004-09-29 - 公布日： 2007-01-03 - 主分类号： H03M5/04 文献下载
摘要：在快速衰减信道中用于网格(trellis)编码调制的信号构象被优化，快速衰减信道的接收器不具有信道参数的完备知识。尤其是，信号构象被划分成2ⁿ个相互排斥的子集，优选的是每个子集定义两个点。每个子集中的点通过条件分布距离把一个点和另一个点分开，优选的是Kullback－Leibler(KL)距离。把一个m＝k₁+k₂的信息比特块输入到网格编码器30中，k₁比特被网格编码为n比特(n＞k₁)，并且k₁比特被用来选择构象的一个子集。k₂比特被用来选择子集中的一个特定点。因为子集间点和点的距离是比Euclidean距离更有效的KL距离，所以在接收器中的错误明显减少，尤其是在较高SNR时。使用KL距离确保信道衰减统计是信号构象的固有性质。
用于部分相干系统编码调制

[发明专利]移相二进制传输编码器、相位调制器以及光网络元件-CN200310100591.1有效
发明人：汉斯·约阿希姆·赖歇尔特 -专利权人：阿尔卡特公司
申请日： 2003-10-20 - 公布日： 2004-05-19 - 主分类号： H03M5/04 文献下载
摘要：本发明涉及一种具有数据输入和数据输出的移相二进制传输编码器，其中移相二进制传输编码器包括一个异或门，该异或门具有两个输入和一个输出，异或门的输出是移相二进制传输编码器的输出，其中异或门的一个输入通过第一触发器连接到该输出，异或门的另一输入通过第二触发器连接到数据输入，这两个触发器都连接着时钟输入，其中触发器是透明D触发器。
二进制传输编码器相位调制器以及网络元件

[发明专利]一种降低粒状噪音的技术-CN95111140.X无效
发明人：叶长林 -专利权人：叶长林
申请日： 1995-07-31 - 公布日： 1997-02-05 - 主分类号： H03M5/04 文献下载
摘要：本发明属于电子数字调制技术领域。DM(ADM)及DPCM(ADPCM)等调制方式存在较大的粒状噪音。本发明提供了一条可降低或消除粒状噪音的有效途径。本发明采用先将含有粒状噪音波形的数字信号移位，然后将不同相位的信号相叠加的方法，使叠加后的信号中的粒状噪音波形成为或近似成为一条直线，从而达到降低或消除粒状噪音的目的。由于本发明的实施，将使上述调制方式中的粒状噪音明显降低或消除。
一种降低粒状噪音技术

1
共 15 条