专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果340个,建议您升级VIP下载更多相关专利
  • [发明专利]极化码交错和比特选择-CN201880010369.7有效
  • 吴威德;戴嘉伟 - 联发科技股份有限公司
  • 2018-02-06 - 2023-07-04 - H03M13/27
  • 本发明提供了用于极化码子块交错和比特选择的装置和方法。在一个新颖方面,针对极化码交错提供了中间部分隔行子块交错。在一个实施例中,极化码的中间部分被隔行交错并且产生交错的极化码。在另一个实施例中,下部分和上部分也利用中间部分交错方法经过子块交错。在另一新颖方面,提供了速率相关的统一的比特选择。比特选择可以分为重复、打孔和缩短三种操作类别。每个类别遵循统一的比特选择规则,不同类别的仅在存取方案上有所不同。在一个实施例中,循环缓冲器被用于比特选择。
  • 极化交错比特选择
  • [发明专利]Lte卷积码的交织或解交织方法及其器件、通信芯片和装置-CN202310269932.5在审
  • 王翰林 - 归芯科技(深圳)有限公司
  • 2023-03-15 - 2023-06-27 - H03M13/27
  • 本发明提供了一种Lte卷积码的交织或解交织方法及其器件、通信芯片和装置,该交织或解交织方法应用于PBCH信道速率匹配、PDCCH信道速率匹配或PDCCH资源映射中。该交织或解交织方法通过计算需要在源Lte卷积码序列中添加冗余比特位的个数;再根据交织器规则和冗余比特位的个数,推导出源Lte卷积码序列索引与交织后Lte卷积码序列索引之间的点对点映射;再根据源Lte卷积码序列索引与交织后Lte卷积码序列索引之间的点对点映射,按照解Lte卷积码的特性要求,读取第一Lte卷积码序列,并输出第二Lte卷积码序列,进行由源Lte卷积码序列到交织后Lte卷积码序列的交织,或由交织后Lte卷积码序列到源Lte卷积码序列的解交织。缩短处理时间,减少交织或解交织过程中占用的处理资源。
  • lte卷积码交织方法及其器件通信芯片装置
  • [发明专利]一种适用于5G-LDPC的并行交织器以及方法-CN202310335251.4在审
  • 车书玲;李文乐;魏瑞;李颖 - 西安电子科技大学
  • 2023-03-30 - 2023-06-23 - H03M13/27
  • 本发明提出了一种适用于5G‑LDPC的并行交织器以及方法,用于解决现有技术中存在的交织地址计算复杂度高和吞吐量较低的技术问题。并行交织器包括顺次连接的读写缓存模块和比特交织模块,及顺次连接的参数计算模块和参数存储模块;所述参数存储模块的输出端与比特交织模块相连;其中,比特交织模块包括并行排布的Q个循环移位单元和与该Q个循环移位单元输出端级联的码字合并模块,Q≥1;参数存储模块包括顺次连接的信息存储单元和计数器。实现步骤为:1.读写缓存模块存储5G‑LDPC编码后数据;2.参数计算模块计算交织层结尾比特长度;3.参数存储模块计算循环移位因子;4.比特交织模块获取交织结果。
  • 一种适用于ldpc并行交织以及方法
  • [发明专利]针对多路卷积编码的并行交织系统及方法-CN202310192376.6在审
  • 张顺;伊纪锋;段明明;程帅林;马建鹏 - 西安电子科技大学
  • 2023-03-02 - 2023-05-30 - H03M13/27
  • 本发明公开一种针对多路卷积编码的并行交织系统及方法,该技术方案包括:卷积编码模块发送生成的多路编码数据和两路打孔valid标识信号;交织写入地址产生模块发送生成的两路交织写入地址;乒乓读写选通模块发送产生的乒乓读写选通信号并选通编码数据和交织写入地址;进行交织写操作;交织读取地址产生模块发送多路交织读取地址;选通交织读取地址;进行交织读操作并发送交织数据;采用双口RAM进行同步切换的交织读写操作;系统停止工作。本发明降低了卷积编码的复杂度,具有低复杂度,低时钟,高吞吐,高可靠性的优点。
  • 针对卷积编码并行交织系统方法
  • [发明专利]一种卷积码随机交织序列交织关系的估计方法-CN202011059417.7有效
  • 甘露;陆玉可;廖红舒;于雄雄 - 电子科技大学
  • 2020-09-30 - 2023-05-02 - H03M13/27
  • 本发明属于通信技术领域,具体是涉及一种卷积码随机交织序列交织关系的估计方法。本发明是在利用截获数据c,在已知c对应的(2,1,v)卷积码编码器结构、交织深度L、交织起点的情况下,完成交织关系的估计,首先利用已知的(2,1,v)卷积码编码器构造该卷积码包含第x列的校验方程H1的标准图,然后将截获数据按照给定起点与交织深度,构成数据矩阵B,随机选取B的第y列,采用Dumer算法得到矩阵B包含第y列的校验方程H2,若H1的数量等于H2的数量,建立H2的图,利用图同构的方法对校验方程排序,使之一一对应,再通过图的顶点集,确定部分交织关系,最后利用已确定的交织关系的前后滑窗矩阵和校验向量相乘的结果继续求解后续的交织关系。
  • 一种卷积码随机交织序列关系估计方法
  • [发明专利]译码方法、装置、计算机设备、介质和计算机程序产品-CN202310096893.3在审
  • 张丽;陈璐;代欢欢;章晨曦 - 中国工商银行股份有限公司
  • 2023-01-18 - 2023-04-28 - H03M13/27
  • 本申请涉及大数据技术领域,提供了一种译码方法、装置、计算机设备、存储介质和计算机程序产品,可具体应用于金融领域或其他相关领域。本申请能够实现提高译码效率和准确性。该方法包括:获取待译码信息和交织信息,将待译码信息和交织信息输入至预先训练的译码模型,得到待译码信息的第一译码结果,将第一译码结果、待译码信息和交织信息输入至译码模型,得到待译码信息的第二译码结果,将第二译码结果作为第一译码结果,并跳转至将第一译码结果、待译码信息和交织信息输入至译码模型,得到待译码信息的第二译码结果的步骤,直到第一译码结果和第二译码结果满足预设收敛条件,将满足预设收敛条件的第二译码结果作为待译码信息的目标译码结果。
  • 译码方法装置计算机设备介质程序产品
  • [发明专利]一种极快速纠错译码方法及装置-CN202010474381.2有效
  • 朱珣;李巍;邓宏涛;周常庆;龚鸣 - 江汉大学
  • 2020-05-29 - 2023-04-28 - H03M13/27
  • 本发明公开了一种极快速纠错译码方法,包括以下步骤初级移位译码电路和次级移位译码电路同时接收发送端的信息码流;初级移位译码电路在无输入条件下做自发操作直至高8位全为0,次级移位译码电路也同步做自发操作,N1计数器对自发操作的次数进行计数获得N1值,初级移位译码电路的低8位的数据为错误模式值,将错误模式值和次级移位译码电路的值,拼接为寻址地址,并在存储器提取对应的8bit码字间的距离值,即N2值,计算错误位置i。本发明极大提高了纠错译码的速度。纠错译码处理速度比既有方案有显著的提高。
  • 一种极快纠错译码方法装置
  • [发明专利]交织编码方法及装置-CN201910135571.9有效
  • 朱柏强 - 成都德芯数字科技股份有限公司
  • 2019-02-21 - 2023-04-14 - H03M13/27
  • 本发明实施例涉及数字通信技术领域,具体而言,涉及一种交织编码方法及装置,该方法能够判断写入第一存储器的当前数据帧的获取时刻是否小于已写入第一存储器中的任一数据帧所对应的获取时刻,若当前数据帧的获取时刻不小于已写入第一存储器中的任一数据帧所对应的获取时刻,获取当前数据帧的前一个数据帧在第一存储器中的第一地址,然后根据第一地址计算出当前数据帧在第一存储器中的第二地址作为当前数据帧的交织地址,如此,提高了交织计算效率,降低了延迟。
  • 交织编码方法装置
  • [发明专利]一种基于部分叠加的递归分组马尔可夫叠加编码方法-CN201910921448.X有效
  • 赵山程;温金明;马啸 - 暨南大学
  • 2019-09-27 - 2023-03-31 - H03M13/27
  • 本发明公开的一种基于部分叠加的递归分组马尔可夫叠加编码方法,以码长为n,信息为长度k的码C[n,k]作为基本码,将长度为kL的信息序列u编码成长度为n(L+T)的码字c,其中,L为耦合长度,代表长度为k的等长分组的数量,T为结尾长度;L,T为取值为非负的整数;编码方法包括以下步骤:将长度为kL的信息序列u划分为L个等长分组u=(u(0),u(1),…,u(L‑1)),每个分组长度为k;对于时刻t=‑1,‑2,…,‑m,把长度为n的序列w(t)初始化设置为全零序列;在t=0,1,…,L‑1时刻,将长度为k的序列送入基本码的编码器ENC进行编码,得到长度为n的编码序列并结合序列w(t‑1)w(t‑2),…,w(t‑m)计算码字c的第t个子序列c(t);本发明具有编码简单、译码复杂度低、构造灵活、可逼近信道容量等优点,与传统的分组马尔可夫叠加编码方法相比,适用于性能较好的基本码,拥有更低的编译码复杂度。
  • 一种基于部分叠加递归分组马尔可夫编码方法
  • [发明专利]一种基于FPGA的完成矩阵列置换交织的装置-CN202010516773.0有效
  • 任跃;何春;李小林;程郁凡 - 电子科技大学
  • 2020-06-09 - 2023-03-31 - H03M13/27
  • 本发明提供一种基于FPGA的完成矩阵列置换交织的装置,包括数据拼接模块,存储控制中心模块和数据拆分模块,其中以各模块的地址产生器为核心,通过产生有一定规律性的读写地址来完成矩阵列置换交织。本发明通过使用高速率器件改善矩阵列置换交织存储带宽利用率低的问题,对不同传输速率和不同交织帧长具有可配性,可兼容各种长度帧长的交织处理。硬件实现具有单一,简单,可配置性,以较少的面试即可换取最优速率的优点,可兼容完成各种高速率复杂的矩阵列置换交织以及更普遍的矩阵交织,有效地解决了基于FPGA使用高速率存储器件完成矩阵列置换交织的高复杂度的问题。
  • 一种基于fpga完成矩阵置换交织装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top