“H03M13/27”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果340个，建议您升级VIP下载更多相关专利

[发明专利]利用映射函数周期性的存储器有效的交织/去交织-CN200580048145.8有效
发明人：陈大勇 -专利权人：艾利森电话股份有限公司
申请日： 2005-12-16 - 公布日： 2008-03-26 - 主分类号： H03M13/27 文献下载
摘要：一种把输入序列中的输入比特位置映射到输出序列中的输出比特位置的方法，该方法使用从预定的映射函数得到的、被存储在存储器的压缩的映射序列。映射函数被分解为用于生成压缩的映射序列的周期性分量函数。每个压缩的映射序列包括多个局部映射值，它们代表相应的分量函数或分量函数组的一个周期。局部映射值根据当前的输入比特的比特下标从每个压缩的映射序列进行选择，并被相加或组合，从而得到输出下标。
利用映射函数周期性存储器有效交织

[发明专利]利用交织地址的迭代计算的交织-CN200580048885.1有效
发明人：伊莎贝尔·西奥德;安妮－玛丽·厄尔默－莫尔 -专利权人：法国电信公司
申请日： 2005-12-19 - 公布日： 2008-02-27 - 主分类号： H03M13/27 文献下载
摘要：本发明涉及用于由变量k＝{0，...，K－1}索引的输入数字数据的、通过索引j的N次迭代的大小为K的块交织的方法和装置(4)，N大于或等于1。该交织方法使用具有两个输入和一个输出的turbo结构。在每次迭代j的结尾处，根据由在交织前的数据的位置索引形成的输入序列(一般是斜坡式的)和根据从同一交织算法的前一迭代获得的交织后序列(其提供数据在交织后的位置)，修改交织器(4)的输出处的交织法则I^(j)(k)。
利用交织地址计算

[发明专利]在传输中无数据丢失的普通卷积交织器深度的无缝改变-CN200580046391.X有效
发明人： B·海塞 -专利权人：英飞凌科技股份公司
申请日： 2005-11-16 - 公布日： 2008-02-13 - 主分类号： H03M13/27 文献下载
摘要：本发明提供了在其中通信信道上的脉冲噪声被监控的方法和通信系统，并且根据所监控的脉冲噪声在不中断通信服务的条件下对交织器深度进行调整。
传输数据丢失普通卷积交织深度无缝改变

[发明专利]剪裁式比特倒置交织器-CN200580048433.3有效
发明人： R·保兰基;A·汉德卡尔 -专利权人：高通股份有限公司
申请日： 2005-12-22 - 公布日： 2008-02-13 - 主分类号： H03M13/27 文献下载
摘要：一种裁剪式比特倒置交织器支持不同的分组尺寸和可变的码率，提供良好的扩展和收缩编码特性。为了对数据进行交织处理，先接收拥有第一尺寸的输入数据分组。将该分组扩展成第二尺寸，例如，这通过添加填充符或正确地产生写地址来实现，其中第二尺寸是2的幂。根据用于第二尺寸的比特倒置交织方案，对扩展分组进行交织处理，从而将扩展分组中的比特按照它们的索引进行重新排序。通过裁剪比特倒置交织器的输出，例如，去掉填充符或正确地产生读地址，形成交织数据分组。裁剪式比特倒置交织器可以和各种类型的FEC码(例如，Turbo码、卷积码或低密度奇偶校验(LDPC)码)结合起来使用。
剪裁比特倒置交织

[发明专利]利用减小尺寸的存储器表的块交织-CN200680004900.7有效
发明人： B·范登博施 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2006-02-03 - 公布日： 2008-02-06 - 主分类号： H03M13/27 文献下载
摘要：交织改善了数字通信和存储系统中的抗噪性。根据已知方案，交织/去交织的实现是通过将符号以逐行的次序存储在R行×C列的临时存储器表中，并且以逐列的次序读出它们(并且反之亦然，因此获得重新安排的次序)来实现。提出了用于交织和去交织的方法和设备，其完成相同的交织/去交织操作，同时减小了临时存储器表的大小。通过使用减小存储器大小的表、并且结合符号取出的次序或在另一个存储器中存储的次序，从而根据重新安排的次序来重新安排符号。本发明另外涉及用于交织和/或去交织的IC和设备。
利用减小尺寸存储器交织

[发明专利]并行交织器、并行解交织器以及交织方法-CN200680004036.0无效
发明人：本塚裕幸 -专利权人：松下电器产业株式会社
申请日： 2006-02-03 - 公布日： 2008-01-30 - 主分类号： H03M13/27 文献下载
摘要：提供能够实现以较简单的结构灵活地应对交织图案的变更，并可防止存储器存取争用的并行交织器。它设有：由多个存储库(RAM0～RAM4)构成，各个库与二维排列的一个或多个行号相对应的存储器(702)；生成分别在二维排列的数据结构中的其他行中规定的多个行内重新排列图案的图案生成单元(710)；以及在内部具有图案生成单元(710)，并基于多个行内重新排列图案生成多个地址的读出控制单元(706～712)，从存储器(702)同时读出多个数据。
并行交织以及方法

[发明专利]交织器及相关联的方法-CN200580046254.6有效
发明人： M·伯科维奇 -专利权人：英特尔公司
申请日： 2005-12-01 - 公布日： 2008-01-02 - 主分类号： H03M13/27 文献下载
摘要：在此一般地介绍了一种交织器及其相关联的方法。
交织相关方法

[发明专利]二维交织设备及方法-CN200710112072.5无效
发明人：金炳朝;金潣龟 -专利权人：三星电子株式会社
申请日： 2000-04-06 - 公布日： 2007-11-28 - 主分类号： H03M13/27 文献下载
摘要：一种编码设备，包含：第一反馈卷积编码器，用于使用m阶本原多项式编码n个数据流；2维交织器，用于将n个数据流分段成k个数据组，并从k个数据组中读取n个数据流并交织n个数据流；以及第二反馈卷积编码器，用于使用m阶本原多项式编码来自2维交织器的交织过的数据流。该编码设备包括控制器，用于控制数据组的选择，使得2维交织器的输出不同于一特定模式，其中k是2^m－1的正倍数，并且至少一个数据组具有所述特定模式。
二维交织设备方法

[发明专利]一种并行级联结构的系统形式低密度码的构造方法-CN200710023594.8无效
发明人：徐鹰;卫国 -专利权人：中国科学技术大学
申请日： 2007-06-08 - 公布日： 2007-11-21 - 主分类号： H03M13/27 文献下载
摘要：本发明并行级联结构的系统形式低密度码的构造方法，特征是根据交换矩阵H₁′与初始矩阵H₁之间的列重相关性设计一个相关性最小的交织器；利用该交织器将两个系统形式低密度码的编码器并行级联起来作为编码器；利用该设计的交织器和对应的解交织器将两个系统形式低密度码的解码器串联起来作为解码器；即构造出编码复杂度低而性能较好的并行级联结构的系统形式低密度码。本发明方法中设计的交织器为编码序列引入了更多的校验关系，因此性能比系统形式低密度码有较大的提升；同时由于并行级联操作不会破坏用于级联的系统形式矩阵的结构特点，所构造出的并行级联结构的系统形式低密度码最大程度上保留了系统形式低密度码结构简单、编码复杂度低的优点。
一种并行级联结构系统形式密度构造方法

[发明专利]一种产生交织器/解交织器的方法及其应用-CN200610078576.5有效
发明人：梁伟光;耿东玉 -专利权人：华为技术有限公司
申请日： 2006-05-12 - 公布日： 2007-10-03 - 主分类号： H03M13/27 文献下载
摘要：本发明提供产生交织器/解交织器的方法及应用，通过对基交织器的交织信息、基解交织器的解交织信息分别进行循环移位变换，能够为系统产生其他交织器、解交织器。本发明只需要存储基交织器的交织信息和基解交织器的解交织信息，节省了大量的内存资源。本发明为系统产生交织器、解交织器的方法简单，降低了系统复杂性，避免了交织和解交织过程中的时延。本发明可以采用对交织信息、解交织信息进行循环移位的方法来实现交织、解交织处理，还可以通过对输入基交织器的数据帧进行循环移位、利用基交织器实现交织，通过对基解交织器输出的数据帧进行循环移位实现解交织，实现过程灵活。从而实现了在节约系统资源的同时，避免交织、解交织时延的目的。
一种产生交织方法及其应用

[发明专利]数据交织装置-CN200580033098.X无效
发明人：妹尾大吾 -专利权人：松下电器产业株式会社
申请日： 2005-09-05 - 公布日： 2007-09-05 - 主分类号： H03M13/27 文献下载
摘要：在数据交织装置中，利用SRAM分配电路(800)判断DMA装置(100)发送的用于解交织的地址信息为存储区域SRAM(700～730)前半部(SRAM700、710)还是后半部(SRAM720、730)，并进行分配。另外，DMA装置(100)每次发送2个地址，与一个地址对应的数据被写入到与上述不同地分割而成的第1存储区域(SRAM700和720的任一个)，同时，与另一个地址对应的数据被写入到第2存储区域(SRAM710和730的任一个)。发送用于选取交织数据的地址的DMA装置(200)，与SRAM分配电路(810)相对应，同样地进行存储区域SRAM中前半区域和后半区域的同时处理以及第1和第2存储区域的同时处理。因此不增加频率地提高处理速度。
数据交织装置

[发明专利]交织编解码的装置和方法-CN200610066757.6有效
发明人：苏宁 -专利权人：华为技术有限公司
申请日： 2006-04-11 - 公布日： 2007-06-20 - 主分类号： H03M13/27 文献下载
摘要：本发明提供了一种交织编解码的装置和方法，该装置主要包括：缓存模块：将输入的原始数据的比特序列进行缓存，根据读写地址产生器传递过来的读地址、写地址信息，将所述缓存的原始数据的比特序列同时读出、写入；读写地址产生器：同时进行交织编解码的读地址、写地址排列运算直接产生读地址、写地址，将产生的读地址、写地址信息同时传递给缓存模块。利用本发明，可以提高交织运算的速率和减少输入输出的延时，大大减少所需要的存储容量。
交织解码装置方法

[发明专利]一种实现第二次交织的方法和系统及一种随机存取内存-CN200610066392.7无效
发明人：王小璐 -专利权人：华为技术有限公司
申请日： 2006-04-05 - 公布日： 2007-06-20 - 主分类号： H03M13/27 文献下载
摘要：本发明公开了一种实现第二次交织的方法和系统。该系统包括：写控制单元、随机存取内存(RAM)和读控制单元。该方法基于一种RAM和移位寄存器实现，其中，RAM的宽度根据连续输出的有效数据的比特数目确定，深度为物理信道最大数据承载能力除以其宽度；将未处理的对应于一次写操作处理对象的数据写入移位寄存器中；将移位后的数据写入RAM中当前未写入数据的最小地址中；按照RAM中地址从最小到最大依次读取的方式，一次读取RAM一个地址中的数据并根据所要求连续输出的有效比特数据的个数取出其中的有效比特数据输出。本发明能够在每个系统周期均有数据输入以及一个无线帧数据存在压缩情况时实现第二次交织。
一种实现第二次交织方法系统随机存取内存

[发明专利]LDPC编码器、解码器、系统及方法-CN200580017442.6无效
发明人：童文;M·贾;P·朱;J·马;C·罗耶 -专利权人：北方电讯网络有限公司
申请日： 2005-04-04 - 公布日： 2007-05-30 - 主分类号： H03M13/27 文献下载
摘要：提供了一种复杂性随着块大小的函数线性增加的LDPC编码器。它们可与包含具有不规则重复模式的重复器、交织器以及执行不规则累加的累加器的简单逻辑一起实现。
ldpc 编码器解码器系统方法

[发明专利]Turbo解码器输入重新排序-CN200580015825.X无效
发明人： P·加利利;L·卡佩拉 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2005-05-17 - 公布日： 2007-04-25 - 主分类号： H03M13/27 文献下载
摘要：公开了一种接收机，其中重新排序装置包括多路复用器、有限状态机、和多个缓冲器。有限状态机被设置用来控制多路复用器以从总线对所述缓冲器加载，以便缓冲器的输出通过解码器直接可解码。也公开了一种接收方法，包括如下步骤：确定发射模式和总线配置；根据所确定的发射模式和总线配置，进入有限状态机分支的初始化状态；对总线上提供的每个所接收的软数据组执行所述有限状态机状态之间的转换；根据所述有限状态机的状态，多路复用所述软数据到多个缓冲器；以及将所述多路复用的数据写入到所述多个缓冲器。
turbo 解码器输入重新排序