“H03K5/14”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易_钻瓜专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果93个，建议您升级VIP下载更多相关专利

[发明专利]用于控制脉冲输出的设备和方法-CN201110457646.9有效
发明人：刘耀红;唐传祥;闫忻水;贾玮;高建军;刘晋升;印炜;刘西颖;史浩 -专利权人：同方威视技术股份有限公司;清华大学
申请日： 2011-12-31 - 公布日： 2012-07-04 - 主分类号： H03K5/14 文献下载
摘要：本发明提供了一种脉冲调制电源，包括：在放电时串联的多个放电模块；与所述多个放电模块对应的多个触发器，其中每个触发器为对应的放电模块提供触发信号，以导通该对应的放电模块；控制逻辑模块，用于控制触发信号，以便依次延时导通所述多个放电模块；输出端，用于输出电压。
用于控制脉冲输出设备方法

[发明专利]全频率宽度的多重相位延迟锁定回路锁定频率的方法-CN201010565396.6有效
发明人：王智彬;黄盈杰 -专利权人：钰创科技股份有限公司
申请日： 2007-11-01 - 公布日： 2011-05-11 - 主分类号： H03K5/14 文献下载
摘要：本发明提供了一种全频率宽度操作范围的多重相位延迟锁定方法，其利用一三边际相位检测器接收参考频率讯号，处理后连接电压控制延迟线。三边际相位检测器接收延迟频率讯号的其中两个延迟频率讯号作为一较小延迟频率讯号与一较大延迟频率讯号，再根据参考频率讯号分别与较小延迟频率讯号与较大延迟频率讯号比较出领先(lead)或是落后(lag)的相位差值，最后产生与相位差值同宽度的一Up脉冲讯号或是一Dn脉冲讯号，作为调整各个延迟单位的延迟时间。锁定后可使多重相位讯号平均落在一频率周期之内，并同时可避免模糊多重锁定问题。
频率宽度多重相位延迟锁定回路方法

[发明专利]宽频带主动式延迟线电路及其相关方法-CN200910262167.4有效
发明人：林嘉亮;江欣哲 -专利权人：瑞昱半导体股份有限公司
申请日： 2009-12-25 - 公布日： 2010-10-13 - 主分类号： H03K5/14 文献下载
摘要：本发明涉及宽频带主动式延迟线电路及其相关方法。该延迟电路，包括有：多个延迟单元以串联方式相耦接，其中，每一延迟单元包括有一回授回路以及一前馈路径来扩大该延迟电路的操作频率范围。
宽频主动延迟线电路及其相关方法

[发明专利]不受温度影响且具有固定延迟时间的延迟电路-CN200810095478.1有效
发明人：周敏忠 -专利权人：晶豪科技股份有限公司
申请日： 2008-04-24 - 公布日： 2009-10-28 - 主分类号： H03K5/14 文献下载
摘要：本发明揭示一种不受温度影响且具有固定延迟时间的延迟电路，其主要由一具有一电阻元件的反相接收器、一电容器、一第一晶体管、一第二晶体管、一输出反相器以及一第三晶体管所组成。该反相接收器的输入端接收一输入信号，且其输出端与该电阻元件耦接，该电容器与该反相接收器以及该电阻元件的输出端耦接，该第一晶体管在高温时具有较低的导通电压，该第二晶体管在该第一晶体管的一端产生一轨对轨信号，该输出反相器的输入端点与该第一晶体管耦接，且其输出端输出该延迟电路的输出信号，该第三晶体管用于增强对该输出信号下拉的能力。
不受温度影响具有固定延迟时间延迟电路

[发明专利]延迟单元、环形振荡器及PLL电路-CN200910106359.6有效
发明人：肖靖帆;李定 -专利权人：华为技术有限公司
申请日： 2009-03-27 - 公布日： 2009-10-14 - 主分类号： H03K5/14 文献下载
摘要：一种用于半导体器件的延迟单元、环形振荡器，包括第一延迟分支和第二延迟分支，第一延迟分支具有用于接收差分信号的同相输入端和用于输出差分信号的同相输出端；第二延迟分支具有用于接收差分信号的反相输入端和用于输出差分信号的反相输出端，所述第一延迟分支和第二延迟分支分别至少包括一个反相器和与所述反相器电性连接的一个晶体管，所述晶体管接收控制信号，通过控制信号控制晶体管改变晶体管相连接的反相器的工作电压。使得延迟单元的负载电阻随控制电压改变，达到改变延迟单元电路的翻转延时，同时形成延迟单元对称的结构，保障了半导体器件或相关电路的相噪性能。
延迟单元环形振荡器 pll 电路

[发明专利]采样电路与采样方法-CN200710162154.0无效
发明人：陈逸琳;郭东政;黄怡智 -专利权人：瑞昱半导体股份有限公司
申请日： 2007-12-21 - 公布日： 2009-06-24 - 主分类号： H03K5/14 文献下载
摘要：一种采样电路，用来采样一输入数据以得到一输出数据，该采样电路包括一延迟控制单元、一第一采样单元、一第二采样单元以及一处理单元。该延迟控制单元将一采样信号延迟一第一延迟量以产生一第一延迟信号以及延迟一第二延迟量以产生一第二延迟信号；该第一采样单元依据该第一延迟信号来采样一输入数据以得到一第一采样值，该第一采样单元用来产生该输出数据；该第二采样单元依据该第二延迟信号来采样该输入数据以得到一第二采样值；以及该处理单元根据该第一、第二采样值控制该延迟控制单元至少调整该第一延迟量以校正该第一延迟信号。
采样电路方法

[发明专利]延时器-CN200810159233.0无效
发明人：汪健;吕江平;李秋利;张瑾;王丽丽;陈亚宁;谢斌 -专利权人：华东光电集成器件研究所
申请日： 2008-11-21 - 公布日： 2009-04-29 - 主分类号： H03K5/14 文献下载
摘要：延时器，涉及一种集成电路元器件，包括一个由延迟单元串联构成的压控延迟线，以及一个用于控制压控延迟线电压的延迟锁相环电路。其中，压控延迟线是产生信号延迟的主要部件，通过延迟锁相环电路控制逻辑门电源电压，达到精确控制逻辑门的延时时间的目的。本发明具有体积小，延迟时间范围宽、功耗低、全温稳定性高、受电压影响小、精度高等特性，可广泛应用于通信设备、医疗电子、自动测试设备、PC外围器件等领域。
延时器

[发明专利]延迟电路以及延迟方法-CN200810110168.2无效
发明人：马昌博;刘元卿 -专利权人：联发科技股份有限公司
申请日： 2008-06-13 - 公布日： 2008-12-17 - 主分类号： H03K5/14 文献下载
摘要：本发明提供一种延迟电路以及延迟方法，所述延迟电路包含：第一延迟模块，具有第一延迟链，且第一延迟链具有至少一延迟级；延迟量测单元，耦合于第一延迟模块，用于量测第一延迟链的第一延迟量以及第二延迟量，其中第一延迟量以及第二延迟量分别对应第一数目的延迟级以及第二数目的延迟级；以及错误判断单元，耦合于延迟量测单元，用于根据第一和第二延迟量，判断第一延迟链是否具有延迟错误。本发明的延迟电路通过检测延迟量可判断是否具有延迟错误，从而避免了现有技术的问题。而且，根据本发明的延迟电路也可作为普通延迟电路使用，更增加了本发明的实用性。
延迟电路以及方法

[发明专利]改进的延时电路及时间数字转换器-CN200810084097.3有效
发明人：斯特凡·亨茨勒;西格马尔·克佩;多米尼克·洛伦茨 -专利权人：英飞凌科技股份公司
申请日： 2008-03-26 - 公布日： 2008-10-01 - 主分类号： H03K5/14 文献下载
摘要：本发明公开了一种延时电路，该延时电路包括延时线，该延时线包括第一延迟电路和下游连接的至少一个第二延迟电路。插值电路用于产生通过在延迟线中被延迟的连续信号而得到的中间信号。
改进延时电路时间数字转换器

[实用新型]脉冲延迟信号发生器-CN200720096960.8有效
发明人：谈小虎;郭文成 -专利权人：核工业理化工程研究院
申请日： 2007-08-03 - 公布日： 2008-09-10 - 主分类号： H03K5/14 文献下载
摘要：本实用新型公开了一种脉冲延迟信号发生器，包括主单元和可扩展延迟单元。主单元包括单片机系统、计数时钟电路和基准脉冲发生电路；可扩展延迟单元包括可预置数字延迟电路和模拟延迟电路。主单元通过计数时钟、数据总线、片选总线、基准脉冲与可扩展延迟单元相连，基准脉冲发生电路输出的基准脉冲经由可进行大范围、低分辨率延迟的可预置数字延迟电路输出的数字延迟输出脉冲与可进行高分辨率延时的可编程延迟线芯片连接。本实用新型可以将多路输出集成在一起，提高了集成度；电路简单、成本低，同时具有高精度和高稳定度等优点。
脉冲延迟信号发生器

[发明专利]调节电容性耦合并行线的传送延迟的方法-CN200710167109.4无效
发明人：哈洛德·B·梅铎斯 -专利权人：茂德科技股份有限公司（新加坡子公司）
申请日： 2007-10-18 - 公布日： 2008-09-03 - 主分类号： H03K5/14 文献下载
摘要：本发明通过使用反相器设置在一或两个相邻互联机，使邻近并行线之间的电容性耦合更加均匀，并且获得更好的时序控制。提高在邻近的两条线交错设置反相器，则介于这两条线间的建设性和破坏性耦合项会相互抵消。通过反相器的传送延迟小于通过相应线的一半长度的传送延迟。
调节电容耦合并行传送延迟方法

[发明专利]延迟级、环形振荡器、PLL电路和方法-CN200710181785.7有效
发明人： E·塞勒 -专利权人：英飞凌科技股份公司
申请日： 2007-10-29 - 公布日： 2008-05-07 - 主分类号： H03K5/14 文献下载
摘要：本发明公开了一种延迟级、环形振荡器、PLL电路和方法。一种用于半导体器件的延迟级包括至少一个延迟分支和至少一个可控开关装置，所述至少一个可控开关装置将预定义数量的所述至少一个延迟分支连接到电源电压。
延迟环形振荡器 pll 电路方法

[发明专利]用于产生微控制器的时基的方法和为此使用的电路设置-CN200680013024.4无效
发明人：迈克尔·弗兰克 -专利权人：布劳恩股份有限公司
申请日： 2006-03-18 - 公布日： 2008-04-16 - 主分类号： H03K5/145 文献下载
摘要：本发明涉及一种用于产生微控制器时基的方法以及一种为此使用的简单电路设置，该电路设置仅具有一个连接在微控制器接线端上、时间常数确定的RC元件。在这种方法中，在第一步骤中将RC元件的电容器充电到起始电压，然后在第二步骤中持续计数时钟脉冲的数量，直至电容器上的电压从起始电压降到起始电压的规定百分比或者一个电压阈值，以及然后在第三步骤中将计数的时钟脉冲数量作为时基使用。
用于产生控制器方法为此使用电路设置

[实用新型]延迟电路-CN200720200127.3无效
发明人：刘百宏;任泽书 -专利权人：鸿富锦精密工业（深圳）有限公司鸿海精密工业股份有限公司
申请日： 2007-03-08 - 公布日： 2008-02-20 - 主分类号： H03K5/14 文献下载
摘要：一种延迟电路，其包括串联的一电容和一电阻，所述延迟电路还包括一放电电路，所述放电电路包括一高电平时截止低电平时导通的第一开关元件及一第二开关元件，所述第一开关元件及第二开关元件均设有一第一连接端、一第二连接端和一控制开关元件通断的第三连接端，所述第一开关元件的第一连接端连接所述第二开关元件的第三连接端，所述第一开关元件的第二连接端连接一稳定电源，所述第一开关元件的第三连接端连接于所述电阻的一端，所述第二开关元件第一连接端连接于所述电阻与所述电容相连的另一端，所述第二开关元件的第二连接端接地。本延迟电路的电容电量能通过所述放电电路迅速释放。
延迟电路

[发明专利]延迟电路-CN200710112229.4无效
发明人：高桥弘行 -专利权人：恩益禧电子股份有限公司
申请日： 2007-06-26 - 公布日： 2008-01-02 - 主分类号： H03K5/14 文献下载
摘要：一种延迟电路包括，延迟时间设置电路，相对于输入信号设置输出信号的延迟时间，第一晶体管，被连接到该延迟时间设置电路的输入端以及被配置为将第一电压设置到延迟时间设置电路的输入端，以及第二晶体管，被连接到延迟时间设置电路的输出端以及被配置为将延迟时间设置电路的输出端复位为第二电压，和在第一电压被设置之后，清除该延迟时间设置电路的输出端的复位。
延迟电路

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top