“H01L21/329”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果796个，建议您升级VIP下载更多相关专利

[发明专利]低电压/低漏电流的TVS二极管器件结构及其制备方法-CN200710047576.3有效
发明人：纪刚 -专利权人：上海韦尔半导体股份有限公司
申请日： 2007-10-30 - 公布日： 2009-05-06 - 主分类号： H01L21/329 文献下载
摘要：一种低电压/低漏电流的TVS二极管结构及其制备方法，其方法包括步骤：S₁、在<100>晶面上形成外延层P-，S₂、在<100>晶面上刻蚀出深槽区域，S₃、在<100>晶面上的外延层P-中注入N杂质形成N型区，S4、表面热氧处理形成氧化层之后开出阳极接触和阴极接触。本发明的TVS二极管，包括P型浓衬底、外延层P-和N杂质，形成N+/P-/P++深槽隔离结构。本发明制备工艺成熟，产品具有反向击穿电压小于6V，反向漏电流为0.1-0.5μA的优点。
电压漏电 tvs 二极管器件结构及其制备方法

[发明专利]一种设计稳压二极管的方法-CN200710047056.2无效
发明人：王娜芝;承继;吴燕 -专利权人：无锡华润矽科微电子有限公司
申请日： 2007-10-16 - 公布日： 2009-04-22 - 主分类号： H01L21/329 文献下载
摘要：一种设计稳压二极管的方法，涉及双极集成电路设计领域。本发明包括如下步骤：步骤1：根据标准化的双极集成电路制造工艺，首先在版图上设计若干个N+区到隔离源区间距不同的图形对；步骤2：然后进行实验，根据不同的所述N+区到隔离源区间距所对应的稳压二极管稳压值作出曲线图；步骤3：参照步骤2所述的曲线图，根据不同的应用需要，调节N+区到隔离源区间距，以得到所需的稳压二极管稳压值。本发明扩大了稳压二极管的稳压值范围，控制方便快捷，节约了人力物力。
一种设计稳压二极管方法

[发明专利]一种P、N纸源同一扩散过程制造硅二极管PN结的方法-CN200810121993.2无效
发明人：陈福元;毛建军;胡煜涛;朱志远;王铮;胡梦 -专利权人：杭州杭鑫电子工业有限公司
申请日： 2008-11-06 - 公布日： 2009-04-01 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种P、N纸源同一扩散过程制造硅二极管PN结的方法。包括如下步骤：1)于同一时间同一过程里，在N-型硅单晶片的正反两个面上分别完成P+型半导体杂质扩散和N+型半导体杂质扩散，得到P+/N-/N+结构；2)研磨硅片的P+表面与N+表面；3)在硅片的表面镀上镍层；4)将P+/N-/N+结构的硅片锯切成二极管芯片；5)通过隧道炉将二极管芯片与封装底座焊接；6)进行二极管垂直台面的酸洗，PN结的表面钝化，压模，成型，制成整流二极管。本发明革除了普通采用的氧化膜掩蔽下定区域扩散半导体杂质的晶体管平面工艺，简化硅整流二极管的制造工艺流程，缩短生产周期，降低成本，提高产品性价比。
一种同一扩散过程制造二极管 pn 方法

[发明专利]一种硅双向触发二极管的制造方法-CN200810122237.1无效
发明人：陈福元;毛建军;胡煜涛 -专利权人：杭州杭鑫电子工业有限公司
申请日： 2008-11-13 - 公布日： 2009-04-01 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种硅双向触发二极管的制造方法。包括如下步骤：1)在N-型硅单晶片的正反两个面上同时完成P+型半导体杂质扩散，得到P+/N-/P+结构；2)研磨P+/N-/P+结构硅片的正反两个表面；3)在P+/N-/P+结构硅片的正反两个表面镀上镍层；4)将P+/N-/P+结构的硅片锯切成二极管芯片；5)通过隧道炉将二极管芯片与封装底座焊接；6)进行二极管垂直台面的酸腐蚀清洗，PN结的表面钝化，压模成型，制成硅双向触发二极管。本发明采用硅单晶研磨片来代替硅外延片作为制造垂直台面PN结硅双向触发二极管的基片材料，可简化硅双向触发二极管的制造工艺流程，缩短生产周期，降低成本，提高产品性价比。
一种双向触发二极管制造方法

[发明专利]低压大变容比二极管的制造方法-CN200810232884.8无效
发明人：胡明雨;欧红旗;税国华 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2008-10-17 - 公布日： 2009-03-11 - 主分类号： H01L21/329 文献下载
摘要：本发明涉及一种低压大变容比二极管的制造方法。本发明采用双离子注入技术形成PN结二极管，通过调节PN结P型区域和N型区域的注入剂量和退火时间，形成陡峭的PN结，确保在低的反向电压下保证二极管的变容比，使其满足低压便携式接收装置的应用要求。本发明的低压大变容比二极管，在低的反向电压和较小电压变化范围的情况下，其相应的电容比能达到3.0。本发明的低压大变容比二极管可应用于低压便携式接收装置。
低压大变容二极管制造方法

[发明专利]萧特基二极管的制造方法-CN200710039425.3无效
发明人：马惠平;刘宪周;张有志;孔蔚然;周雪梅 -专利权人：上海宏力半导体制造有限公司
申请日： 2007-04-12 - 公布日： 2008-10-15 - 主分类号： H01L21/329 文献下载
摘要：本发明提供一种萧特基二极管的制造方法，其于一硅基板之第一表面上形成一掩膜层，并以湿式刻蚀去除部分掩膜层以开启欲形成萧特基二极管的区域，再于上方沉积一钴金属层，进行热处理使其与硅基板反应形成一硅化金属(silicide)层，移除未反应的钴金属层后，于硅化金属层及硅基板的第二表面上分别形成一金属层作为电极。本发明所提供的制作方法可用于大量生产具有高成品率的萧特基二极管，并确保其具有一定能障高度(barrier height)及较低漏电流。
萧特基二极管制造方法

[发明专利]一种快恢复硅整流二极管芯片的制造方法-CN200710078012.6无效
发明人：程勇;孙建华 -专利权人：中国振华集团永光电子有限公司
申请日： 2007-11-20 - 公布日： 2008-05-28 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种快恢复硅整流二极管芯片的制造方法，涉及硅整流二极管，尤其涉及其芯片的制造方法，方法包括以下工序：选取硅单晶片、硅片清洗、磷扩散、磨片、硼扩散、二次磷扩散、磷面蒸金、金扩散、硼面轻喷砂、蒸铝。本发明的快恢复硅整流二极管芯片的制造方法，在工艺流程中加入二次磷扩散、磷面蒸金、金扩散3个工序，使得N型硅中扩散杂质浓度发生改变，使N型硅与铝接触形成几乎完全的欧姆接触，并提高了生产的芯片性能；用本方法制造的玻璃钝化快恢复硅整流二极管芯片，在大电流下，正向压降得到降低的同时，恢复时间可达到30ns以下，并使产品的可靠性得到保证，能使正向压降小于0.875V；生产出的芯片体积小、重量轻、可靠性高、耐温度冲击。
一种恢复整流二极管芯片制造方法

[发明专利]浅结二极管芯片的制作方法-CN200710025364.5有效
发明人：刘利峰;王晓宝;赵善麒 -专利权人：江苏宏微科技有限公司
申请日： 2007-07-26 - 公布日： 2008-01-23 - 主分类号： H01L21/329 文献下载
摘要：本发明涉及一种浅结二极管芯片的制作方法，(1)在硅片氧化并一面或双面进行光刻、腐蚀形成有源区窗口；(2)将砷原子或磷原子注入到有源区窗口；(3)在硅片表面淀积多晶硅层；(4)将硅片推入800℃～950℃的磷扩散炉进行磷扩散同时进行离子注入退火；(5)经光刻、腐蚀把有源区窗口以外的多晶硅层刻干净；(6)对硅片溅射或蒸发金属膜；(7)腐蚀掉有源区以外的金属膜；(8)在真空或在氮气或/和氢气的条件下进行合金，制成二极管芯片。本发明采用多晶硅作为金属与硅片之间的导电过渡层，既可以实现浅结工艺，又解决金属层的粘附强度，能精确控制杂质浓度和结深，保证极低的击穿电压和电参数的均匀性和一致性，具有较好的工艺重复性。
二极管芯片制作方法

[发明专利]一种抑止雪崩光电二极管边缘击穿的方法-CN200710028579.2无效
发明人：王钢;陈诗育 -专利权人：中山大学
申请日： 2007-06-14 - 公布日： 2007-12-26 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种抑止雪崩光电二极管边缘击穿的方法，它包括：(1)雪崩光电二极管结构中的倍增层选择含高铝组分的材料，吸收层选择不含或含低铝组分的材料；(2)先让倍增层侧向边缘的含高铝组分的材料发生氧化形成氧化铝绝缘层，使氧化铝绝缘层从侧向扩展到P型重掺杂区。本发明仅仅利用了水蒸汽等含氧物质与高铝组分的倍增层材料发生选择性氧化反应形成的绝缘层来抑止边缘击穿，工艺实现上比传统的二次扩散、二次生长等要简单的多，而且氧化的长度可以精确的控制和绝缘层材料的形成可以更加有效的防止由于扩散P区形成的曲率效应引起的边缘击穿。本发明不需要在芯片上制作特殊的结构(如保护环)，故不会限制芯片的尺寸大小。
一种抑止雪崩光电二极管边缘击穿方法

[发明专利]半导体装置的制造方法-CN200610150319.8有效
发明人：伊藤一彦;远藤恭介;塚本英之 -专利权人：新电元工业株式会社
申请日： 2006-10-26 - 公布日： 2007-11-21 - 主分类号： H01L21/329 文献下载
摘要：本发明涉及制造在沟底面设置了沟道截断环的台面型半导体装置的半导体装置的制造方法，不需要用于形成沟道截断环的掩膜形成工序且形成沟时不需要精密的蚀刻技术的半导体装置的制造方法。更为具体地来说，半导体装置的制造方法的特征在于依次包括：从第1主面侧形成越过pn结深度的沟18的沟形成工序、至少将n型杂质20供给于沟18的底面的杂质供给工序、通过将激光照射在沟18的底面使n型杂质20扩散到第1半导体层10的内部以形成沟道截断环22的沟道截断环形成工序和在沟18的内部形成钝化层28的钝化层形成工序。
半导体装置制造方法

[发明专利]一种功率肖特基器件势垒方法-CN200710014421.X有效
发明人：孙玉珍;陈涛;陈守迎;董军;孙卯秋;李亚南;王君平;郭海燕;郝思成;张聪;张建波;时石;田李庄 -专利权人：济南晶恒有限责任公司
申请日： 2007-04-29 - 公布日： 2007-10-10 - 主分类号： H01L21/329 文献下载
摘要：本发明的功率肖特基器件势垒方法，其特殊之处在于：包括以下步骤：a.氧化；b.一次光刻；c.硼扩散；d.二次光刻；e.溅射势垒金属；f.正面蒸发多层金属；g.三次光刻；h.退火；i.背面减薄；j.背面蒸发多层金属；k.合金；l.测试及切割分片。本发明的有益效果是，降低了表面态的影响，提高器件的正向特性、反向特性、反向耐压和抗烧毁能力，有效避免了金属层氧化，工作时接触稳定可靠、紧密、粘附性好，接触损耗降低，延长了器件的使用寿命。扩散势垒的应用，避免各金属与硅化物等之间的互扩，提高器件的抗疲劳性能。采用磁控溅射工艺制备势垒金属，增强了器件的稳定性。
一种功率肖特基器件方法

[发明专利]一种利用界面氧化层制备NiSi/Si肖特基二极管的方法-CN200710037274.8无效
发明人：蒋玉龙;黄益飞;茹国平;屈新萍;李炳宗 -专利权人：复旦大学
申请日： 2007-02-07 - 公布日： 2007-09-19 - 主分类号： H01L21/329 文献下载
摘要：本发明属于微电子技术领域，具体涉及一种制备NiSi/Si肖特基二极管的新方法。该方法步骤是，在衬底硅片经标准RCA清洗并用稀释的HF酸去除本征氧化层后，在利用掩膜版溅射淀积金属镍电极之前，采用化学氧化工艺在硅片表面生长一层硅的氧化物层；然后在金属镍电极淀积之后对硅片进行快速热退火和选择腐蚀处理，从而形成NiSi/Si肖特基二极管。该方法能够极大改善利用掩膜版制备的NiSi/Si肖特基二极管的整流特性，同时具有工艺简单的优点。与同样工艺条件下但没有界面氧化层的肖特基二极管相比，二极管特性得到显著改善。
一种利用界面氧化制备 nisi si 肖特基二极管方法

[发明专利]量子逻辑器件的隧穿二极管制备方法-CN200610147220.2无效
发明人：沈文忠;潘葳 -专利权人：上海交通大学
申请日： 2006-12-14 - 公布日： 2007-07-18 - 主分类号： H01L21/329 文献下载
摘要：本发明涉及的是一种半导体材料技术领域的量子逻辑器件的隧穿二极管制备方法。包括如下步骤：①用气相外延方法生长单晶硅薄膜和用等离子增强化学气相沉积方法生长硅量子点薄膜；②利用半导体量子输运方法对硅量子点共振隧穿二极管器件的隧穿电流特性进行模拟，进一步调节该二极管的隧穿电流折叠特性；③用气相外延装置先在重掺杂p型单晶硅衬底上生长p型单型硅薄膜，接着在其上生长n型硅量子点薄膜，得到硅量子点共振隧穿二极管器件。本发明可实现从单稳态到双稳态的转变，并提高双稳态双峰间距，降低阈值电压，提高了逻辑器件的噪声容限，能够提高电路的稳定工作能力。
量子逻辑器件二极管制备方法

[发明专利]一次涂源全扩散生产整流管芯片的工艺方法-CN200610134895.3有效
发明人：于能斌;侯忠岩 -专利权人：鞍山市华辰电力器件有限公司
申请日： 2006-12-20 - 公布日： 2007-06-27 - 主分类号： H01L21/329 文献下载
摘要：本发明涉及一种应用在大功率整流二极管生产的一次涂源全扩散生产整流管芯片的工艺方法。本发明的有益效果是比现有工艺简便，减少了工艺过程如和氧化、单面腐蚀、去氧化层扩硼铝、去氧化层扩磷源工艺相比少了4道工序，节约了大量的电能，人工和化学药品，既节能又环保，成本低，用纸源一次扩散的方法每片杂质源的成本为3－10元，而采用本工艺的杂质源成本仅为0.1－0.3元不到纸源成本的十分之一。
一次涂源全扩散生产整流管芯片工艺方法

[发明专利]制作电容器的方法及包含此种电容器的单片式集成电路-CN200580013372.7有效
发明人： T·约翰逊 -专利权人：英飞凌科技股份公司
申请日： 2005-02-23 - 公布日： 2007-04-11 - 主分类号： H01L21/329 文献下载
摘要：一种用于制作单片式集成SOI衬底电容器的方法包括如下步骤：形成绝缘沟槽(14)，所述绝缘沟槽(14)向下延伸至绝缘体(11)并环绕SOI结构的单晶硅(13)的区域(13′)，对所述单晶硅区域进行掺杂，在所述单晶硅区域的一部分上形成优选为氮化物的绝缘层区域(17′)，在所述绝缘层区域(17′)上形成掺杂的硅层区域(18)，以及在所述单晶硅区域上形成绝缘的外部侧壁间隔物(61)，其中所述外部侧壁间隔物环绕所述掺杂的硅层区域以在所述掺杂的硅层区域与所述单晶硅区域的暴露部分之间提供隔离。所述单晶硅区域(13′)、所述绝缘层区域(17′)及所述掺杂的硅层区域(18)构成所述电容器的下部电极、电介质及上部电极。
制作电容器方法包含单片集成电路