“G11C11/407”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果497个，建议您升级VIP下载更多相关专利

[发明专利]用于采样速率调整的设备和方法-CN202310070385.8在审
发明人：杜斌;李亮 -专利权人：美光科技公司
申请日： 2023-02-06 - 公布日： 2023-08-11 - 主分类号： G11C11/4076 文献下载
摘要：公开了用于采样速率调整的设备、系统和方法。存储器可基于采样速率对行地址进行采样以确定侵害者地址。所述存储器包含采样调整电路，所述采样调整电路监测刷新操作的速率并且基于经监测速率调整所述采样速率。所述采样调整电路可基于所述经监测速率提供计算的温度值，并且所述计算的温度可用于设置采样速率。所述刷新速率可基于测量的温度。
用于采样速率调整设备方法

[发明专利]DRAM中门控脉冲信号的校正方法和装置-CN202310540538.0在审
发明人：钱阔;王晓阳 -专利权人：上海奎芯集成电路设计有限公司
申请日： 2023-05-12 - 公布日： 2023-08-08 - 主分类号： G11C11/407 文献下载
摘要：本申请提供一种DRAM中门控脉冲信号的校正方法和装置，属于存储器技术领域，所述方法包括：基于DRAM的时钟周期确定最大相位偏移量，并基于最大相位偏移量确定相位调节步长；基于相位调节步长对初始门控脉冲信号进行相位调节以得到第一和第二门控脉冲信号集合；分别基于第一和第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一和第二采样值序列；基于第一和第二采样值序列确定门控脉冲信号的相位校正值，对初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将目标门控脉冲信号作为当前校正节点对应的门控脉冲信号，能在不影响DRAM工作的情况下进行校正，提高DRAM的工作效率。
dram 门控脉冲信号校正方法装置

[发明专利]放大电路、控制方法和存储器-CN202210102965.6在审
发明人：尚为兵;李红文 -专利权人：长鑫存储技术有限公司
申请日： 2022-01-27 - 公布日： 2023-08-08 - 主分类号： G11C11/4074 文献下载
摘要：本公开涉及半导体电路设计领域，特别涉及一种放大电路、控制方法和存储器，包括：感测放大电路，包括读出节点、互补读出节点、第一节点和第二节点；隔离电路被配置为，在感测放大阶段，将读出节点耦合至位线，并将互补读出节点耦合至互补位线；偏移消除电路被配置为，在偏移消除阶段，将位线耦合至互补读出节点，并将互补位线耦合至读出节点；第一电源提供电路，与第一节点耦合，包括第一电源和第二电源，第一电源的电源电压高于第二电源的电源电压；第一电源提供电路被配置为，在偏移消除阶段，将第一电源与第一节点耦合，在感测放大阶段，将第二电源与第一节点耦合，以缩短偏移消除阶段的处理时间，从而优化存储器的性能。
放大电路控制方法存储器

[发明专利]眼图中心的确定方法及装置、电子设备、存储介质-CN202310561904.0有效
发明人：易雨农;柳阳 -专利权人：牛芯半导体（深圳）有限公司
申请日： 2023-05-18 - 公布日： 2023-08-08 - 主分类号： G11C11/4072 文献下载
摘要：本申请公开了一种眼图中心的确定方法及装置、电子设备、存储介质，该方法包括：获取当前时刻之前相邻的基准眼图；其中，基准眼图是经过DQS‑DQ相位校准后所得到的；基于基准眼图确定基准眼图的右边界对应的校准点；从校准点开始对写DQS‑DQ相位进行校准，得到当前时刻对应的目标眼图；基于目标眼图与基准眼图之间的偏移关系，确定目标眼图的中心。本申请通过将基准眼图的右边界作为校准点开始对写DQS‑DQ相位进行校准，能够大幅度减少校准的时长。
中心确定方法装置电子设备存储介质

[发明专利]行锤击检测和避免-CN202110418674.3有效
发明人： E·L·蒲柏;M·K·本尼迪克特 -专利权人：慧与发展有限责任合伙企业
申请日： 2021-04-19 - 公布日： 2023-08-04 - 主分类号： G11C11/4078 文献下载
摘要：本公开涉及行锤击检测和避免。用于检测包括布置成多行的多个存储器单元的存储器中的行锤击的系统和方法可以包括：多个检测单元，该多个检测单元位于存储器单元的主体行中，检测单元将被设置为相应的初始状态，并被配置为响应于存储器单元的相邻行中的存储器单元的激活而转变为不同于其初始状态的状态；比较电路，该比较电路用于将检测单元的当前状态与检测单元的初始状态进行比较，并确定检测单元中的任何一个检测单元是否具有不同于其对应的初始状态的当前状态；以及触发电路，该触发电路用于基于检测到主体行中的检测单元具有不同于其对应的初始状态的当前状态，来触发对主体行中的存储器单元的刷新。
行锤击检测避免

[发明专利]一种存储器、时序控制方法及电子设备-CN202210065884.3在审
发明人：焦慧芳;孙清清;李檀;应成伟;晁鑫;王敬元璋;范鲁明;闫鹏 -专利权人：华为技术有限公司;复旦大学
申请日： 2022-01-20 - 公布日： 2023-08-01 - 主分类号： G11C11/4074 文献下载
摘要：本申请提供一种存储器、时序控制方法及电子设备，涉及存储技术领域，用于替代传统DRAM，同时兼容DRAM的控制指令，提升操作性能。该存储器中多行多列的SFGT存储单元按照行列分布与相应的信号线、感应放大器和回写电路相耦合。该时序控制方法包括：在行激活阶段，控制目标行的SFGT存储单元对应的第一字线为高电平，控制目标行的SFGT存储单元对应多个回写控制线为高电平，控制目标行的SFGT存储单元对应多个电压线为高电平且持续一段时间后转换为低电平，以在行激活阶段执行行激活和擦除两个操作；在读写阶段，控制所述第一字线为低电平，控制所述多个回写控制线为低电平，以实现数据的读写。
一种存储器时序控制方法电子设备

[发明专利]具有输入/输出数据速率对齐的存储器部件-CN202310502232.6在审
发明人： F·A·韦尔;J·E·林斯塔特;T·帕尔奇 -专利权人：拉姆伯斯公司
申请日： 2017-07-07 - 公布日： 2023-07-28 - 主分类号： G11C11/4076 文献下载
摘要：在由核心存储阵列的数据输出带宽所约束的第一时间间隔上从存储器部件的核心存储阵列中读取第一数据。在从核心存储阵列中读取之后，在比第一时间间隔更短、并且与比核心存储阵列的数据输出带宽更大的数据传输带宽相对应的第二时间间隔之上从存储器部件输出该第一数据。
具有输入输出数据速率对齐存储器部件

[发明专利]半导体装置、半导体存储器装置和偏移校准方法-CN202211087709.0在审
发明人：林伯镇;赵英喆;朴勝振;李斗馥;崔荣暾;崔桢焕 -专利权人：三星电子株式会社
申请日： 2022-09-07 - 公布日： 2023-07-25 - 主分类号： G11C11/4074 文献下载
摘要：公开了一种半导体装置、一种半导体存储器装置和一种偏移校准方法。根据实施例的半导体装置包括：多个采样器电路，被配置为接收多个偏移时钟信号或多个分频时钟信号，并且响应于多个分频时钟信号中的每个对数据信号进行采样。校准电路将第一偏移时钟信号施加到第一采样器电路，将具有与第一偏移时钟信号的相位相反的相位的第二偏移时钟信号施加到第二采样器电路，并且基于响应于第一偏移时钟信号而输出的第一采样器电路的输出来产生用于调整第一采样器电路的偏移的第一偏移调整信号。
半导体装置存储器偏移校准方法

[发明专利]动态随机存取存储器多字线直接刷新管理-CN202310048419.3在审
发明人：金康永;陆洋 -专利权人：美光科技公司
申请日： 2023-01-17 - 公布日： 2023-07-25 - 主分类号： G11C11/4078 文献下载
摘要：本公开涉及动态随机存取存储器多字线直接刷新管理。用于响应于存储器排组中的行锤击错误的多字线直接刷新操作的系统和方法。手段包含：通过行锤击缓解组件检测存储器排组中的行锤击错误；以及接着通过行锤击缓解组件触发对所述行锤击错误的响应。此外，存储器控制器基于混叠行计数器策略从模式寄存器接收数据，从而选择待对所述存储器排组内的多个受害者存储器行执行的多字线直接刷新操作的类型，其中所述多个受害者存储器行跨越多个存储器子排组分散。所述手段包含同时对所述多个受害者存储器行执行所选择的多字线直接刷新操作。
动态随机存取存储器多字直接刷新管理

[发明专利]驱动电路-CN202010928768.0有效
发明人：张良 -专利权人：长鑫存储技术有限公司
申请日： 2020-09-07 - 公布日： 2023-07-14 - 主分类号： G11C11/4074 文献下载
摘要：本申请实施例涉及一种驱动电路，包括：上拉晶体管和下拉晶体管，上拉晶体管的第一端与电源连接，上拉晶体管的第二端与下拉晶体管的第一端连接，以共同输出驱动信号，下拉晶体管的第二端与地连接；控制电路，分别于上拉晶体管和/或下拉晶体管的控制端连接，用于控制上拉晶体管和/或下拉晶体管的导通或关断，以改变驱动信号；其中，上拉晶体管和下拉晶体管在控制电路的控制下，不同时导通。在本申请实施例中，可以防止电源与地之间形成直流通路，从而节省了无效功耗，而且，还可以避免两个晶体管同时打开时的竞争状态，消除了同时打开时产生的电流毛刺现象，改善了输出的驱动信号的稳定性，提供了一种功耗更低、信号稳定性更好的驱动电路。
驱动电路

[发明专利]一种存储器的初始化系统、方法、电子设备及存储介质-CN202310456594.6在审
发明人：李志;刘刚 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2023-04-21 - 公布日： 2023-07-11 - 主分类号： G11C11/4072 文献下载
摘要：本发明涉及存储技术领域，具体公开了一种存储器的初始化系统、方法、电子设备及存储介质，系统具体包括：芯片和主机，所述芯片与所述主机通过总线接口连接，所述芯片包括存储器和视频图形阵列模块，所述存储器的初始化程序存储于外部存储介质；所述芯片配置为响应于所述初始化程序出错或所述外部存储介质损坏而接收所述主机发来的所述初始化请求，并基于所述初始化请求对所述存储器的配置状态寄存器进行配置以及申请所述存储器的存储空间作为显存。通过本发明的方案，在存储于外部存储介质的存储器初始化程序出错或外部存储介质损坏导致存储器无法初始化时，重新实现了对存储器的初始化。
一种存储器初始化系统方法电子设备存储介质

[发明专利]半导体装置及半导体存储装置-CN202310006263.2在审
发明人：谷川博之 -专利权人：蓝碧石科技株式会社
申请日： 2023-01-04 - 公布日： 2023-07-07 - 主分类号： G11C11/407 文献下载
摘要：本发明提供一种能够降压至所需电压的半导体装置及半导体存储装置。本发明提供一种半导体装置(100)，关于将第一电压降压为第二电压而从输出部输出的降压电路中的供给所述第二电压的第一晶体管或第二晶体管的至少一者，相比于将连接于所述输出部的漏极电极的扩散层与第一金属层连接的第一接触部的数量，连接于接地电压或者被供给所述第一电压的源极电极的第二接触部的数量设置得更多，相比于将连接于所述输出部的所述漏极电极的所述第一金属层与第二金属层连接的第一通孔的数量，连接于接地电压或者被供给所述第一电压的所述源极电极的第二通孔的数量设置得更多。
半导体装置存储

[发明专利]差分电压发生器-CN201810796399.7有效
发明人：约翰·A·费尔德;艾瑞克·杭特-史罗德 -专利权人：马维尔亚洲私人有限公司
申请日： 2018-07-19 - 公布日： 2023-07-07 - 主分类号： G11C11/4074 文献下载
摘要：本发明涉及差分电压发生器，该差分电压发生器接收一初始目标电压，且提供该初始目标电压至第一偏置元件以及第二偏置元件。该第一偏置元件包括第一晶体管，该第二偏置元件包括第二晶体管。各该第一晶体管能够以一不同的增量改变该初始目标电压以改变该初始目标电压为一改变的目标电压。该第二晶体管能够去除由该第一晶体管产生的一电流，从而产生一相反电流，并使得该初始目标电压不受第二输出的影响。各该第一晶体管具有产生相同电流的对应的第二晶体管。第一输出能够输出该改变的目标电压，该第二输出能够输出该初始目标电压。
电压发生器

[发明专利]可重配置时钟控制装置和系统-CN201780007217.7有效
发明人： M·曼苏里;A·马丁;J·A·麦考尔 -专利权人：英特尔公司
申请日： 2017-01-17 - 公布日： 2023-07-07 - 主分类号： G11C11/4076 文献下载
摘要：描述了一种装置，其包括：比较器，该比较器用于通过将由时钟控制电路提供的时钟信号来计时，其中该时钟控制电路包括：多路复用器，该多路复用器被耦合至压控延迟线并且可操作用于将时钟控制电路配置为环形振荡器，其中压控延迟线形成环形振荡器的至少一个延迟区段；以及选择逻辑，该选择逻辑被耦合至多路复用器，该选择逻辑用于接收指示输入时钟的到达的信号，以及用于根据指示来控制多路复用器。还描述了一种装置，其包括：数据路径，该数据路径用于接收输入数据；以及时钟路径，该时钟路径用于接收输入时钟，并且用于在输入时钟不存在时向数据路径提供预处理时钟。
配置时钟控制装置系统

[发明专利]具有存储器过程反馈的设备-CN202211602248.6在审
发明人： S·V·艾亚普利迪 -专利权人：美光科技公司
申请日： 2022-12-13 - 公布日： 2023-07-04 - 主分类号： G11C11/4078 文献下载
摘要：本公开涉及一种具有存储器过程反馈的设备。与用于存储器过程反馈的操作有关的方法、设备和系统。控制器可监测存储器活动，例如过程，识别行锤击侵害者，且对所述行锤击侵害者执行减轻步骤。所述控制器可具有行锤击侵害者的地址表，且执行跟踪行锤击侵害者的操作。所述控制器可确定侵害者的数目是否达到阈值。当侵害者的数目达到所述阈值时，所述控制器可将具有所述侵害者地址的消息发送到操作系统。所述操作系统可对所述行锤击侵害者执行减轻步骤。在一些实施例中，所述控制器可识别所述行锤击侵害者且将中毒数据注入所述过程中以减轻所述行锤击侵害者。
具有存储器过程反馈设备