[发明专利]静电泄放保护电路

说明书

本发明与电子集成电路相关，并且是专门针对集成电路中的静电泄放保护电路的。

在半导体工业中，静电泄放保护(ESD)电路的作用是人们所共知的。ESD电路能够保证在常规的后工艺流程中集成的半导体器件不会被静电损坏。但是半导体工业当前和今后的发展趋势正在对已知的ESD电路的性能产生不利的影响。

例如，重掺杂外延衬底的作用防止了金属氧化半导体(MOS)场效应晶体管(FETS)和厚场氧化(TFO)器件以电流分流器件的方式工作。在正常使用中，人们希望衬底重掺杂。该衬底减少了不希望的“闩锁”现象的发生。在发生闩锁时，由两个互补的MOSFET形成的两个寄生双极晶体管将构成一个反馈回路。在这个反馈回路中，第一个寄双极管的基极同时也是第二个双极管的收集极。反之，第二个双极管的基极则是第一个双极管的收集极。当这两个寄生双极管都导通时，将在电源与地线之间形成大电流。在两个MOSFET晶体管的其中一个端口上发生的大电流事件将会使对应的两个寄生双极晶体管导通。重掺杂外延衬底通过将衬底接地，从而将一个寄生晶体管的基极和另一个寄生晶体管的收集极接地，进而实现了切断电流反馈回路的作用。

为了减小方块电阻而采用的硅化物结合层也会降低已知ESD电路的性能。在这些ESD电路中，数个MOSFET管或单个指形结构的MOSFET是利用其中的寄生双极器件来提供ESD保护功能的。这样的ESD电路是利用寄生双极晶体管的“快反向”电流—电压特性来工作的。首先，在一个特定的收集极—发射极电压Vt1下电流开始流过一个双极晶体管。其次，随着电流的增加收集极—发射极电压下降，即从Vt1“快反向”。然后，变化趋势发生倒转，收集极—发射极电压随着电流的增加而上升。最后，双极晶体管在另一个收集极—发射极电压Vt2时失效。硅化物导电层的低电阻值会使最终的击穿电压Vt2低于初始电压Vt1。这样一种电流电压关系会使第一个MOSFET管或MOSFET管中的第一个指形分枝在一个比第二个MOSFET管开启电压更低的电压下击穿。这样，由一组MOSFET管提供的保护功能并不比单个MOSFET管提供的保护功能强。

一些已知的ESD电路利用集成电路中的电位线之间的内在电容来分流一条电位线施加到其他电位线上的过量能量。这个方法减少了实现ESD保护功能所需的晶体管的总数。但是，随着集成电路中电容值的下降这个方法也将会失效。因此，针对某个特定的集成电路而设计的ESD保护电路对于另一种电路来说可能是不够的。进一步来讲，芯片尺寸的减小是半导体工业中的主流方向之一。针对一个特定的集成电路设计的ESD保护电路将会因电路几何尺寸的减小或“缩小”而可能不能提供充分的保护功能。

其他已知的ESD电路利用二极管串来分流能量。不幸的是二极管会泄漏电流。而且每一个二极管的泄漏电流会随着二极管温度的上升而上升。半导体工业的另一个趋势是设计与生产消耗尽量少的电流且适用面更广的集成电路。这两个目标将会受到受限于环境因素的泄漏型设计的负影响。

图1是一个部分方块图，即按照本发明而构造的一个输入/输出驱动电路的原理图；

图2是图1中说明的ESD电路的电路图；

图3是图1中说明的高压阻塞电路的电路图；

图4是图1中说明的栅泵的电路图；

图5是图1中说明的阱泵的电路图。

图1是一个部分方块图，即按照本发明而构造的一个输入/输出(I/O)驱动电路的原理图。I/O驱动电路10中包含一个对静电泄放和电过载(EOS)现象提供保护的ESD电路。下面将联系图2对ESD电路12作更充分的描述。