[发明专利]半导体存储器件

说明书

本发明涉及可禁止使用缺陷地址的半导体存储器件。

近来，半导体存储器件特别是DRAM(动态随机存储器)的存储容量显著增加。然而，由于增加存储容量近来产生半导体存储器件的产量降低的问题。很难制造无缺陷的半导体存储器件，众所周知制造出的许多半导体存储器件都含有缺陷单元和/或缺陷位线。为了补救这种含有缺陷单元和/或缺陷位线的半导体存储器件，一般给半导体存储器件提供冗余结构。即，通过用冗余单元代替缺陷存储单元或包括缺陷位线的存储单元，使含有缺陷单元或由于缺陷的位线不能使用的存储单元的半导体存储器件可用做基本上无缺陷的半导体存储器。使用该方案，可改善半导体存储器件产量的降低。

然而，由于近来急剧增加存储容量，所制造出的半导体存储器件由于包括太多的缺陷单元和/或缺陷位线以致于不能由这种冗余结构进行了补救。从产量的角度来看，最好不要把所有的这种半导体存储器件都视为有缺陷的存储器件进行舍弃。为了补救这种半导体存储器件并使它们作为无缺陷的半导体存储器件，半导体存储器件的缺陷地址可由如日本专利申请特许公开No.H8-102529中提出的外部器件检测到。

图11示意性地显示了已知的半导体存储器件1000。半导体存储器件1000为包括主字线和子字线的双字线系统的DRAM。主字线由接受部分行地址的主字线解码器1001选择，子字线由接受其余行地址的子字线解码器1002选择。

在图11中，画阴影的部分为缺陷地址，不可能对其进行存取。即，由于冗余结构不能补救的存在缺陷单元1004，缺陷单元1004所属的存储组1003不能访问，并且由于存在缺陷位线1006，冗余结构不能补救的缺陷位线1006所属的所有存储组不能访问，即，不能访问存储块1005。

图12为主字线驱动电路1100，该电路可驱动含在主字线解码器1001中各个主字线对MWL和MWLB，该电路可提供给每个主字线。该主字线驱动电路1100提供有熔丝1101，如图12所示。当该熔丝1101断开时，连接到相对应的主字线对MWL和MWLB的所有字线都无效。这里应该注意这里使用术语“无效”是指不是不能物理地访问，仅是不能从外部器件访问它。

在图11中，显示了一种情况，为了使缺陷单元1004所属的存储组无效，切断对应于该存储组的熔丝1007，为了使缺陷位线1006所属的所有存储组(一个存储块1005)无效，切断对应于这些存储组的所有熔丝1008。

使用轮叫(roll call)测试模式，无论是否切断熔丝1101都可以从外部读出半导体存储器件1000。在轮叫测试模式中，无论主字线是否无效，将轮叫信号RCX的电平切换到低电平进行检测。

因此，为了检测无效的存储组，即，主字线，DRAM的用户在DRAM的电源接通后立即进行轮叫测试。当在该轮叫测试中检测出某个主字线无效时，这意味着不可能再使用与无效的主字线相对应的存储组，并且将存储组作为缺陷存储组登记在半导体存储器1000外的另一个存储器件的缺陷地址表中。

根据该技术，由于存在不能使用的该存储组，所以半导体存储器件1000实际上损失了部分存储容量。然而，由于含有不能被冗余结构补救的缺陷的半导体存储器件可以作为可接受的半导体存储器发货，所以提高了产量。

在半导体存储器的另一个现有技术中，日本专利申请特许公开No.H7-85696公开了一种技术，其中半导体存储器件被分为四个存储块，当没有缺陷字线时，所有的四个存储块都可以使用，半导体存储器件可作为存储容量为如64兆位的DRAM发货，当例如四个存储块中有三个存在缺陷位线时，可使用剩下的没有缺陷的存储块，半导体存储器件可作为存储容量为原容量的四分之一即16兆位的DRAM发货。

然而，在常规的半导体存储器件1000中，当存在缺陷位线1006时，缺陷位线1006所属的所有存储组即，一个存储块无效。因此，由于存在缺陷位线，所以大量的存储单元不能使用，半导体存储器的存储容量实际上减小了。

本发明的一个目的是提供一种半导体存储器件，具有最小量的由于缺陷位线而要被断开的存储单元。