[发明专利]半导体器件以及使用该半导体器件的信号处理系统

说明书

本发明涉及半导体器件以及使用该半导体器件的运算器件、信号转换器和信号处理系统，更具体地说，涉及能执行并行算术运算的半导体器件以及使用该半导体器件的能执行如一个相关算术运算的运算器件、用于将一个信号进行A-D(模数)或D-A(数模)转换的信号转换器，和信号处理系统。

近年来，伴随着信号处理技术的提高，实现低成本的能在短时间范围内以高速度处理非常大的数据量的运算器件已变得很重要。尤其是，用于一个相关运算器件的技术，该器件可用于动态图象的运动检测、高精度的模-数(A/D)转换器、扩展频谱(SS)通信，以及类似的需要GHz量级信号处理的领域。通常，用一个半导体集成电路实现这样一个功能时，并行算术运算通过使用多个半导体芯片来实现以获得高速处理，或者用最新的微设计(micro-layout)规则将电路集成在一个相当大的芯片上。

众所周知，当所处理的信号的位数增加时，芯片的电路规模增大得很快。例如，电路规模随要进行运算的位数的平方成比例地增大。因此，成本将随着位数增加而提高，或者使电路规模增大到在许多场合中不切实际的水平。

本发明的一个目的是提供一种能实现新的信号处理来解决上述传统问题的半导体器件，本发明的又一个目的是提供一种在位数保持相同的条件下用较小规模的电路可实现比传统器件更高速算术运算的半导体器件。本发明的再一个目的是提供一种即使在运算的位数增加时也能避免电路规模增大的半导体器件。本发明的另一个目的是提供一种在使用与传统器件相同的加工技术下能够执行比传统器件更高精度的算述运算的半导体器件。本发明的又一个目的是提供一种能以切合实际的低价格实现用传统器件不能实现或需要非常高的成本的信号处理功能的半导体器件。

本发明的又一个目的是提供一种使用该半导体器件的方法。

图1是根据本发明的一个半导体器件的等效电路图。

图2、4、8、10、12、13及16是根据本发明的半导体器件的横截面图；

图3、5、7、9、11、14、15及22是根据本发明的半导体器件的平面图；

图17和21是可用在本发明中的一个MOS晶体管的透视图；

图18、19及20是可用在本发明中的MOS晶体管的横截面图；

图23是一个用来说明相关运算器件的解释性图；

图24和25是用来说明一个运算电路的电路配置的等效电路图；

图26A到26C是用来说明运算时间分配的时序图；

图27是用来说明一个A/D转换器的电路图；

图28是一个使用相关运算器件的器件的结构框图；

图29是表示作为本发明一个半导体器件的全部芯片配置的例子的图；

图30是一个用来说明该芯片的一个象素部分的配置的等效电路图；以及

图31是一个用来说明算术运算内容的解释性图。

能够实现上述目的的本发明的一种电路结构的半导体器件包括：多个输入端；多个电容器装置，包括多个具有两个互相相对的电极的电容器元件，其中的一个电极与所述输入端之一电连接；以及一个具有一输入部分的读出放大器，所述电容器装置的其余引线端在电学上共同与所述读出放大器的输入部分相连接；其特征在于：所述电容器元件有一个设置在一绝缘表面上的电极和另一夹着一绝缘层而设置在所述一个电极之上的电极，所述读出放大器具有一形成在一个绝缘表面上的半导体膜。

根据具有上述配置的该半导体器件，从多个输入端输入的具多个位数的信号可以用一个小的电路规模以非常高的速度精确地处理。

而且，由于在该半导体器件的每个电容的两端的至少一个上配置了一个开关元件，可以实现一个能减少噪声的高精度电路。

另外，由于该半导体器件的每个电容是通过将相同结构的多个电容元件组互并联在一起形成的，就可以实现能得到高精度算术运算的电路。

一个运算器件，例如一个多数逻辑(majority)运算电路，它有如上所述的多个半导体器件并且通过将来自第一个半导体器件的输出和/或该输出的反相输出输入到第二个半导体器件上来执行并行算术运算处理，该运算器件的电路规模减小了，这样就得到了高的运算速度和降低了的成本。

而且，在该半导体器件中，如果与多个输入端相应的电容器的最小电容值用C表示，可用该共同连接的电容器的电容值的和来执行多数逻辑运算处理，其和是一个为该最小电容值C的奇数倍或几乎是该最小电容值C的奇数倍的数值。