[其他]超大规模集成电路的局部互连方法及其结构

说明书

本申请是一份在美国的在先申请的部分继续申请，该在先申请是在1986年1月5日递交的，申请号为729，318，尚处于待批状态，（本公司对该申请的编号为TI-11029），这两个申请为相互有关相关的申请。

本发明涉及超大规模集成电路及其制造方法。

互连技术正在日益成为超大规模集成电路（下文称VLSI）的主要阻碍，特别是采用多个制有图形的多晶硅层或者金属层作互连时，给接触孔的蚀刻和使层间的电介质平面化的加工工艺带来很大的压力。然而，由任一附加的互连层所提供的附加的线路安排能力又往往向电路设计人员提供了选择的余地，使其可将电路的布局变得更加紧凑，可将电路特性变得更加完善，和/或可将电路的设计变得更为简便。

由于这些原因，人们作了很大的努力来改进加工方法，以便包括一隐埋接触。隐埋接触法是这样一种加工方法，即在该方法中采用的多晶硅层或金属层为单层，该层不仅可以形成金属氧化物半导体（下文称MOS）栅极，而且还可通过采用同一层上的制有图形的其他部分来形成与金属氧化物半导体（下文称MOS）晶体管的源极/漏极区的接触。就是说，同一多晶硅或多氧化物（Polycide）薄膜层在某些部位必须通过一非常薄的、高度完整的栅极氧化物与壕（moat）分开，而在另一些部位必须与重掺杂的壕区形成欧姆接触。这样，就会在加工方法中产生一些问题，主要分三个方面：第一，栅极氧化物的完整性变得更加难于保持。第二，由于在多晶硅材料和块硅之间的相互扩散使缩小比例受到限制。也就是说，用于形成多晶硅导电的磷掺杂通常是向外扩散到位于接触部位的硅基片上。然而，当器件按比例缩小到一个较小的几何尺寸时，磷扩散可以对沟道阻止掺杂的大部分进行反掺杂，导致在有效面积之间的漏泄。第三，在互补金属氧化物半导体（下文称CMOS）的加工中，第一接触是非常需要的，但在目前的工艺方法中，不具有任何用于形成与P+壕区接触的制造方法。不仅有如何避免在N+多晶硅和P+衬底之间出现一个二极管的问题，而且类似于掺杂物向外扩散之类的问题也可以在对P+的第一接触处引起多晶硅和P沟道金属氧化物半导体（下文称PMOS）衬底之间发生短路。

发表了有关对源极/漏极作硅化处理的、在自对准硅化钛的工艺过程中提供一局部的互连层的方法的建议，这种对准硅化钛的、对源极/漏极作硅化处理的方法是在一份美国专利申请中披露的，该申请是在1983年6月5日递交的，该申请号为429，0691（本公司对该申请的编号为TI-9596）。为便于参照起见，特在此处引证这项申请。在这种工艺过程中，在全面沉积金属钛后，在氮气氛中对其加热，从而使钛与诸如源极/漏极区之类的暴露的硅表面起化学反应，或者与暴露的多晶硅线条的上表面起化学反应以形成硅化钛。然后，将不起形成硅化物反应的那部分钛剥去（作为一种例子，可采用湿蚀刻法）。这种方法提供了一种不需任何图形制作步骤的，自对准硅化工艺的方法。这种自对准硅化工艺的方法已在集成电路的制造中得到了广泛的运用。

先前，根据这种方法提出的局部互连的方案采用附加的制有图形的硅，从而可按需要在场氧化物上提供延伸的导电的硅化物区域，也就是说，在由休伊特·帕卡德公司（Hewlett    Packard）研制出来的，发表于1984年的IEDM会刊的118页上的这种方法中（为便于参照起见，特在此处引述这个方法），在全面沉积钛金属后和在对其加热以便引起硅化物反应之前，先在钛金属的上面对一薄的硅层（多晶或非晶硅）作图形化处理。在加上这种硅层的地方，在反应过程中就将形成硅化物，从而就能形成在栅极侧壁氧化物上或场氧化物区域上延伸的硅化物，在得克萨斯仪器公司以前所研制出的一种类似的方法中，使用制成图形的硅条带，这种硅条带是在加上钛金属之前加上的。

然而，所有这些方法都具有局限性，即都需要沉积一层附加层。因此，所有这些方法在工艺方法上都过于复杂。

其它的与本申请的审查有关的公开文章，可以在下列论文中找到：C.Y.提（C.Y.Ting）撰写的论文，刊登在1984年的IEDM会刊的110页中特别是113页;M，阿尔泼瑞等人（M.Alperin）撰写的论文“大规模集成电路中应用的自对准TiSi₂工艺”，发表在美国电机电子工程师学会的会刊“电子器件”上的、1985年2月号的第141页中。

本发明提供对源极/漏极（最好是栅极）作硅化物处理的，在自对准直接反应的硅化钛工艺中，更为简便的形成局部互连的方法。