[发明专利]芯片结构、存储介质、电子设备、量子芯片的制造方法和装置

说明书

本申请公开了一种芯片结构、存储介质、电子设备、量子芯片的制造方法和装置，属于量子计算领域。其中的量子芯片制造方法包括：从衬底选择多个指定区域、确定需要被制作的量子电路和测试电路、对准件，在对应区域制作各结构，以及切割衬底以获得量子芯片和测试芯片。该量子芯片的制造方法可以一并制作量子芯片和测试芯片，并且二者具有采用相同工艺条件制作的量子元件，因此，可以使得该测试芯片能够被用于准确、快速地完成对量子芯片中相应结构的测试，从而有助于提高量子芯片研发速度、缩短制造周期。

技术领域

本申请属于量子信息领域，尤其是量子计算技术领域，特别地，本申请涉及一种芯片结构、存储介质、电子设备、量子芯片的制造方法和装置。

背景技术

由于超导量子芯片中的量子比特数量在很大程度上决定了其执行量子计算的能力，因此，普遍地追求更大的比特集成度。而随着超导量子芯片中所集成的量子比特的数目的不断增加，其所需要各种量子结构也增多，并且考虑到量子比特的脆弱性，需要进行大量测试。因此，准确、快速地进行测试，以便真实地反映芯片的设计和工艺是否满足预期是有益的。

但是，目前在超导量子芯片的开发过程中，却面临着测试周期长、测试结构不能准确地反映实际情况的问题。

发明内容

本申请的示例提供了一种芯片结构、存储介质、电子设备、量子芯片的制造方法和装置。该方案能够用于实现在更合理的流程中制作测试芯片和量子芯片，并且因此可以快速地基于测试芯片进行测试，还可以更准确地反应量子芯片中部分结构的设计和工艺的合理性、有效性。

本申请示例的方案，通过如下内容实施。

在第一方面，本申请的示例提出了量子芯片的制造方法。

该制造方法包括：

选择共面于衬底表面、并且各自不相交也不重合的第一区域和第二区域；

确定量子电路和测试电路，测试电路的至少部分提取自正式电路，正式电路由量子电路提供，测试电路的至少部分具有与正式电路相同的设计；

分别在第一区域制作量子电路、以及在第二区域制作测试电路，正式电路和测试电路的至少部分在相同工序或不同工序中以同等工艺条件被制作；以及

可选地将对应于衬底的第一区域和第二区域进行切割操作，获得彼此分离的测试芯片和量子芯片，测试电路位于测试芯片，量子电路位于量子芯片。

该制造方法选择将测试电路和量子电路共同制作于衬底的不同区域，并且是基于同等工艺条件。其中，测试电路的至少部分还采取与由量子电路所提供的正式电路相同的设计。因此，该测试电路的至少部分和量子电路中的具有相同的设计的结构能够具有相同的特性。那么，该测试电路具有相同设计的部分能够作为量子电路中的对应部分的“副本”。

由于测试电路并不参与构成量子芯片，因此，测试电路中的电路结构相对于量子电路可以采取更灵活的设计，且测试电路中的电路结构数量上也因为只需要关注希望测试的结构而可以配置更少。基于此，测试结构能够被用于进行测试而实现更快速的测试需求，并且还能够反映正式的测试对象的更准确的性能。这些都为敏捷地开发量子芯片带来了积极的收益。

根据本申请的一些示例，制造方法还包括在衬底表面选择与第一区域共面的第三区域；

在确定量子电路和测试电路的步骤中，对准件也被确定，对准件是从衬底厚度方向至少部分可识别的、并且被配置为制作量子电路和测试电路时的对准标示物；

在所确定的第三区域制作对准件，并且基于对准件执行操作以实施所述分别在第一区域制作量子电路、以及在第二区域制作测试电路。

根据本申请的一些示例，对准件具有从衬底表面凸出的凸出部；

和/或，对准件具有嵌入到衬底内部的嵌入部；