[发明专利]芯片结构、存储介质、电子设备、量子芯片的制造方法和装置

权利要求书

1.一种量子芯片的制造方法，其特征在于，制造方法包括：

选择共面于衬底表面、并且各自不相交也不重合的第一区域和第二区域；

确定量子电路和测试电路，测试电路的至少部分提取自正式电路，所述正式电路由量子电路提供，所述测试电路的至少部分具有与所述正式电路相同的设计；

分别在第一区域制作量子电路、以及在第二区域制作测试电路，正式电路和所述测试电路的至少部分在相同工序或不同工序中以同等工艺条件被制作；以及

可选地将对应于衬底的第一区域和第二区域进行切割操作，获得彼此分离的测试芯片和量子芯片，测试电路位于测试芯片，量子电路位于量子芯片。

2.根据权利要求1所述的量子芯片的制造方法，其特征在于，制造方法还包括在衬底表面选择与第一区域共面的第三区域；

在所述确定量子电路和测试电路的步骤中，制造方法还包括确定对准件，其中对准件是从衬底厚度方向至少部分可识别的、并且被配置为制作量子电路和测试电路时的对准标示物；

所述在第一区域制作量子电路、以及在第二区域制作测试电路的步骤中，制造方法还包括在所确定的第三区域制作对准件，并且基于对准件执行操作以实施所述分别在第一区域制作量子电路、以及在第二区域制作测试电路。

3.根据权利要求2所述的量子芯片的制造方法，其特征在于，对准件具有从所述衬底表面凸出的凸出部；

和/或，所述对准件具有嵌入到衬底内部的嵌入部；

和/或，所述对准件在平行于所述衬底表面方向的断面形状为矩形或圆形或十字形，当所述对准件在平行于所述衬底表面方向的断面形状为十字形时，十字形具有本体以及与本体连接的四个矩形长条，且四个矩形长条具有不同的宽度；

和/或，第三区域的数量为多个，且全部的第三区域围绕第一区域分布。

4.根据权利要求1所述的量子芯片的制造方法，其特征在于，第一区域的面积大于第二区域的面积；

和/或，第二区域与第一区域彼此相邻；

和/或，量子芯片通过第一区域的面积被区分为第一层芯片或第二层芯片，第一层芯片的周缘限定第一功能区域，量子电路分布于第一功能区域，所述第二层芯片的周缘界定第二功能区域以及在第二功能区外围的键合区，量子电路分布于第二功能区域，独立地提供的第一层芯片和第二层芯片能够通过倒装互联构成倒装芯片，且第一功能区域和第二功能区域彼此正对。

5.一种芯片结构，其特征在于，芯片结构通过选择性地实施权利要求1至4中任意一项所述的量子芯片的制造方法而获得，其中选择的方法是排除对应于衬底的第一区域和第二区域进行切割操作的步骤，从而在实施量子芯片的制造方法时，使对应于衬底的第一区域和第二区域进行切割操作的步骤不被执行。

6.一种芯片结构，其特征在于，所述芯片结构包括：

晶圆片，具有主体表面，且主体表面定义有主芯片区域和外围区域，主芯片区域从主体表面的圆心处向外扩张，外围区域在主芯片区域的外侧分布，主芯片区域的面积大于外围区域的面积；

位于所述主芯片区域的目标量子电路，具有第一量子元件；

位于外围区域的测试量子电路以及对准结构，其中测试量子电路具有第二量子元件，所述第二量子元件的至少部分与第一量子元件的可比较参数是相同的，所述可比较参数包括量子元件的数量、结构、尺寸和电磁特性，对准结构暴露能够被光学识别的可视对准部。

7.根据权利要求6所述的芯片结构，其特征在于，所述第二量子元件的至少部分包括读取总线和谐振腔；

和/或，所述测试量子电路还包括第三量子元件，所述第三量子元件与第一量子元件的可比参数是不同的。