[发明专利]面向5G/6G射频前端芯片的低损耗非对称片上开关

权利要求书

1.面向5G/6G射频前端芯片的低损耗非对称片上开关，其特征在于，包括：

第一射频端口，与输入匹配电路的一端连接；

第一开关臂，包括第一耦合输入电感、第一并联谐振单元、第一输出匹配电路，第一并联谐振单元包括第一并联谐振单元晶体管、第一并联谐振单元电感，所述第一耦合输入电感的一端作为第一开关臂的输入端与输入匹配电路的另一端相连，第一耦合输入电感的另一端与所述第一并联谐振单元晶体管的漏极以及第一并联谐振单元电感的一端相连接，第一并联谐振单元晶体管的栅极连接第一直流端口，第一并联谐振单元晶体管的源极、第一并联谐振单元电感的另一端均接地，第一输出匹配电路的一端与第一并联谐振单元晶体管漏极和第一并联谐振单元电感的连接点相连，第一输出匹配电路的另一端为第一开关臂的输出端；

第二开关臂，包括第二并联谐振单元、第一并联晶体管、第二输出匹配电路，第二并联谐振单元包括第二并联谐振单元晶体管、第二并联谐振单元电感，所述第二并联谐振单元晶体管的漏极与第二并联谐振单元电感的一端相连作为第二开关臂的输入端与输入匹配电路的另一端相连，第二并联谐振单元晶体管的栅极连接第二直流端口，第二并联谐振单元晶体管的源极与第二并联谐振单元电感的另一端相连，所述第一并联晶体管的漏极与第二并联谐振单元晶体管源极和第二并联谐振单元电感的连接点相连，第一并联晶体管的栅极连接第三直流端口，第一并联晶体管的源极接地，第二输出匹配电路的一端连接第一并联晶体管的漏极，第二输出匹配电路的另一端为第二开关臂的输出端；

第二射频端口，与第一开关臂的输出端连接；及，

第三射频端口，与第二开关臂的输出端连接。

2.根据权利要求1所述面向5G/6G射频前端芯片的低损耗非对称片上开关，其特征在于，所述输入匹配电路、第一输出匹配电路、第二输出匹配电路为纯电感、纯电容，或，电容和电感组成的匹配电路；所述第一并联谐振单元晶体管、第二并联谐振单元晶体管、第一并联晶体管为场效应晶体管或高电子迁移率晶体管或mHEMT或pHEMT晶体管；所述第一直流端口、第二直流端口、第三直流端口分别经栅极电阻接入直流偏置电压，第一并联谐振单元晶体管与第二并联谐振单元晶体管栅极接入的逻辑电平相同，第一并联晶体管栅极接入的逻辑电平与第二并联谐振单元晶体管栅极接入的逻辑电平相反。

3.根据权利要求2所述面向5G/6G射频前端芯片的低损耗非对称片上开关，其特征在于，所述第一开关臂和第二开关臂中每个源极接地的晶体管还串联有补偿电容；晶体管的源极与补偿电容的一极连接，补偿电容的另一极接地，或者，补偿电容的一极接入开关臂，补偿电容的另一极连接晶体管的漏极。

4.根据权利要求3所述面向5G/6G射频前端芯片的低损耗非对称片上开关，其特征在于，所述第二开关臂还包括带宽拓展枝节，所述带宽拓展枝节接的一端连接第一并联晶体管漏极，带宽拓展枝节的另一端连接第二输出匹配电路的一端。

5.根据权利要求4所述面向5G/6G射频前端芯片的低损耗非对称片上开关，其特征在于，所述带宽拓展枝节由至少一级低通单元依次串联组成，第一级低通单元的输入端为带宽拓展枝节的一端，最后一级低通单元的输出端为带宽拓展枝节的另一端。

6.根据权利要求4所述面向5G/6G射频前端芯片的低损耗非对称片上开关，其特征在于，所述带宽拓展枝节包含至少一级谐振单元，相邻两级谐振单元的级联点之间接有级间耦合电感，第一级谐振单元的级联点通过首级耦合电感与第一并联晶体管的漏极相连，最后一级谐振单元的级联点与第二输出匹配电路的一端连接。

7.根据权利要求5所述面向5G/6G射频前端芯片的低损耗非对称片上开关，其特征在于，每一级低通单元都包括串联电感和并联晶体管，所述串联电感的一端作为低通单元的输入端，串联电感的另一端与所述并联晶体管的漏极相连接作为低通单元的输出端，并联晶体管的栅极接直流端口，并联晶体管的源极接地，各级低通单元中并联晶体管栅极接入的逻辑电平与第二并联谐振单元晶体管栅极接入的逻辑电平相同。