[发明专利]一种TVS器件及其制造方法

说明书

本发明提供了一种TVS器件及其制造方法，其中TVS器件包括：基板主体，所述基板主体包括元胞区、触发区和终端区；所述元胞区中形成有MOS管，所述触发区中形成有TVS管，所述TVS管为N型半导体和P半导体相互间隔的结构；所述基板主体上形成有栅极电阻、栅极结构、互连金属；构成所述TVS管、所述栅极电阻和所述栅极结构的材料在同一工艺步骤中形成；所述栅极结构与所述MOS管的栅极相连接；所述互连金属使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连。

技术领域

本发明涉及半导体技术领域，尤其涉及一种TVS器件及其制造方法。

背景技术

瞬态电压抑制器(TVS)被广泛应用于ESD保护领域，传统的TVS器件普遍采用二极管结构，存在箝位电压高，箝位系数大的缺点，难以有效保护电路。

现有技术中，提供一种SCR结构的TVS器件，能够有效地降低箝位系数，但是使用该结构的TVS器件存在触发电压高、易触发闩锁效应、ESD窗口难以优化等问题。

因此，如何在不影响器件其他性能的情况下降低箝位系数，是目前需要解决的问题。

发明内容

本发明的目的是提出一种TVS器件及其制造方法，能够降低器件箝位系数，提高器件的静电防护及电流泄放能力。

为了实现上述目的，本发明提供了一种TVS器件，包括：

基板主体，所述基板主体包括元胞区、触发区和终端区；所述元胞区中形成有MOS管，所述触发区中形成有TVS管，所述TVS管为N型半导体和P半导体相互间隔的结构；

所述基板主体上形成有栅极电阻、栅极结构、互连金属；构成所述TVS管、所述栅极电阻和所述栅极结构的材料在同一工艺步骤中形成；

所述栅极结构与所述MOS管的栅极相连接；所述互连金属使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连。

可选方案中，所述终端区环绕于所述元胞区的外周；所述终端区包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区。

可选方案中，所述元胞区位于所述基板主体的中央，所述触发区位于所述元胞区的一侧边缘，所述终端区为环形，将所述元胞区和所述触发区包围在内。

可选方案中，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；

所述触发区包括：形成在所述外延层表面上方的间隔设置的N型掺杂多晶硅和P型掺杂多晶硅，以构成所述N型半导体和P半导体相互间隔的结构的所述TVS管。

可选方案中，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的同质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；

所述元胞区及所述元胞区至所述触发区包括：形成在所述外延层中和所述外延层表面上方的多晶硅，形成在所述外延层中的第二导电类型的基区、第一导电类型的源区，以及形成在所述基区、所述多晶硅中的重掺杂第二导电类型的体区；所述源区作为所述MOS管的源极，所述衬底作为所述MOS管的漏极，所述多晶硅构成所述MOS管的栅极、所述栅极结构和所述栅极电阻。

可选方案中，所述基板主体背面的所述衬底中形成有第二导电类型的背面掺杂区，使所述MOS管转变为IGBT管；所述栅极结构与所述IGBT管的栅极相连接；所述互连金属使所述TVS管的阳极通过所述栅极结构与所述IGBT管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述IGBT管的发射极之间；使所述IGBT的集电极与所述TVS管的阴极相连。