[发明专利]闪存的操作电压修调电路和方法

说明书

本发明公开了一种闪存的操作电压修调电路中，存储单元都采用双分离栅浮栅器件，两个浮栅分别形成一个存储位；对选定存储位进行编程时，对应的控制栅线连接控制栅编程电压，靠近存储位的位线连接源编程电压。操作电压修调电路包括：第一电荷泵，控制端连接多位第一数字信号，输出端输出大小由第一数字信号控制的源编程电压。第二电荷泵，控制端连接多位第二数字信号，输出端输出大小由第二数字信号控制控制栅编程电压。两个存储位编程时的第一和第二数字信号分别通过对多个存储单元的对应的存储位进行快编程测试得到，使两个存储位编程时的源编程电压和控制栅编程电压独立设置。本发明还提供一种闪存的操作电压修调方法。本发明能提高编程效率。

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种闪存(flash)的操作电压修调电路。本发明还涉及一种闪存的操作电压修调方法。

背景技术

如图1所示，是现有闪存的存储单元的剖面结构示意图；现有闪存包括多个存储单元(cell)101，由多个所述存储单元101组成阵列单元301，由多个所述阵列单元301排列形成闪存的阵列结构。各所述存储单元101都采用分离栅浮栅器件。

如图1所示，所述分离栅浮栅器件包括：对称的第一源漏区205a和第二源漏区206，位于所述第一源漏区205a和所述第二源漏区205b之间的多个分离的具有浮栅104的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构103；所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。

所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个，分别用标记102a和102b表示，两个所述第一栅极结构的浮栅分别作为一个存储位，图1中，分别采用存储位‘a’和存储位‘b’表示。

所述分离栅浮栅器件为N型器件，所述第一源漏区205a和所述第二源漏区205b都由N+区组成。

P型掺杂的沟道区位于所述第一源漏区205a和所述第二源漏区205b之间且被各所述第一栅极结构和所述第二栅极结构103所覆盖。所述第一源漏区205a和所述第二源漏区205b都形成于P型半导体衬底201且和对应的两个所述第一栅极结构的外侧面自对准，所述沟道区之间由所述第一源漏区205a和所述第二源漏区205b之间的所述P型半导体衬底201组成或者进一步在所述P型半导体衬底201上进行掺杂形成。

所述存储单元101的所述第二源漏区205b连接到第二源漏电极，第二源漏电极会连接到位线BL1。

所述存储单元101的所述第一源漏区205a连接第一源漏电极，第一源漏电极会连接到位线BL0。

各所述第一栅极结构由隧穿介质层202、所述浮栅104、控制栅介质层203和所述控制栅105叠加而成。

各所述第二栅极结构103由字线栅介质层204和字线栅106叠加而成。

所述控制栅105连接到对应的控制栅线，所述字线栅106连接到字线WL。图1中，所述存储单元101包括两个所述第一栅极结构，故所述控制栅线也包括两根，分别用CG0和CG1表示，第一栅极结构102a的所述控制栅105连接到控制栅线CG0，第一栅极结构102b的所述控制栅105连接到控制栅线CG1。

现有技术中，对所述存储单元101的存储位‘a’和‘b’进行编程(Program)时所加电压完全对称，如表一所示：

表一