[发明专利]一种用于高压功率芯片端口控制的迟滞电路

说明书

本申请提供了一种用于高压功率芯片端口控制的迟滞电路，其中，该电路包括：电平信号输入电路、第一NMOS交叉耦合电路、第一NMOS晶体管、PMOS电流镜像电路、PMOS交叉耦合电路、第一信号输出电路、第二信号输出电路、第二NMOS交叉耦合电路；电平信号输入电路连接第一NMOS交叉耦合电路和PMOS电流镜像电路；第一NMOS晶体管的栅极连接第一NMOS交叉耦合电路和PMOS电流镜像电路；第一NMOS晶体管的漏极连接PMOS电流镜像电路、第二NMOS交叉耦合电路；第一NMOS晶体管的源极连地；第二NMOS交叉耦合电路连接PMOS电流镜像电路、第二信号输出电路；PMOS交叉耦合电路连接PMOS电流镜像电路、第一信号输出电路、第二信号输出电路。通过该电路能适应多种输入电平。

技术领域

本申请涉及芯片技术领域，尤其是涉及一种用于高压功率芯片端口控制的迟滞电路。

背景技术

在芯片外部端口上，经常会出现一些使能控制端口，用于对芯片进行功能控制，例如：使能控制端口可以控制芯片处于工作状态还是非工作状态。

在低电压(例如，供电电压在：1.8V，3.3V，5V)类芯片领域，这种使能控制端口可以借助IO的三态门，完成对输入电平信号的高电平(大于90％*VCC)、低电平(小于10％*VCC)、浮空电平(芯片内部有上拉电阻或下拉电阻)的处理，从器件使用的角度讲，低电压类芯片领域的晶体管的驱动电压Ugs(栅极源极之间电压差)与控制电压Uds接近，可以实现驱动电压与控制电压的逐级传递，相对容易。

但在高电压(例如供电电压为上百伏)类(高压功率)芯片领域，由于晶体管的栅源电压不能做到很高，因此，当供电电压远高于晶体管的驱动电压时，直接接入高电平对芯片的使能控制端口进行控制，极易导致晶体管损坏。并且，在高电压类芯片领域，使能控制端口若直接接入浮空电平或者负电平(输入电平低于接地电平)，则可能会导致芯片漏电。因此，现有技术中急需一种能够同时适应多种输入电平(即包括高电平、负电平、接地电平、低电平、浮空电平)的高压功率芯片端口。

发明内容

有鉴于此，本申请的目的在于提供一种用于高压功率芯片端口控制的迟滞电路，以适应多种输入电平，使用方便，提高高压功率芯片端口的可靠性和运行稳定性。

第一方面，本申请实施例提供了一种用于高压功率芯片端口控制的迟滞电路，所述迟滞电路应用于高压功率芯片端口，所述迟滞电路包括：电平信号输入电路、第一NMOS交叉耦合电路、第一NMOS晶体管、PMOS电流镜像电路、PMOS交叉耦合电路、第一信号输出电路、第二信号输出电路、第二NMOS交叉耦合电路；

所述电平信号输入电路分别连接所述第一NMOS交叉耦合电路和所述PMOS电流镜像电路；所述第一NMOS晶体管的栅极分别连接所述第一NMOS交叉耦合电路和所述PMOS电流镜像电路；所述第一NMOS晶体管的漏极分别连接所述PMOS电流镜像电路、所述第二NMOS交叉耦合电路；所述第一NMOS晶体管的源极与地连接；所述第二NMOS交叉耦合电路分别连接所述PMOS电流镜像电路、所述第二信号输出电路；所述PMOS交叉耦合电路分别连接所述PMOS电流镜像电路、所述第一信号输出电路、所述第二信号输出电路；所述PMOS电流镜像电路连接供电电源。

结合第一方面，本申请实施例提供了第一方面的第一种可能的实施方式，其中，所述电平信号输入电路包括：电阻、二极管和电平信号输入端；所述电阻的一端连接所述电平信号输入端，另一端连接所述二极管的负极，所述二极管的正极与地连接。

结合第一方面的第一种可能的实施方式，本申请实施例提供了第一方面的第二种可能的实施方式，其中，所述第一NMOS交叉耦合电路包括：第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管；