[发明专利]一种用于高压功率芯片端口控制的迟滞电路

权利要求书

1.一种用于高压功率芯片端口控制的迟滞电路，其特征在于，所述迟滞电路应用于高压功率芯片端口，所述迟滞电路包括：电平信号输入电路、第一NMOS交叉耦合电路、第一NMOS晶体管、PMOS电流镜像电路、PMOS交叉耦合电路、第一信号输出电路、第二信号输出电路、第二NMOS交叉耦合电路；

所述电平信号输入电路分别连接所述第一NMOS交叉耦合电路和所述PMOS电流镜像电路；所述第一NMOS晶体管的栅极分别连接所述第一NMOS交叉耦合电路和所述PMOS电流镜像电路；所述第一NMOS晶体管的漏极分别连接所述PMOS电流镜像电路、所述第二NMOS交叉耦合电路；所述第一NMOS晶体管的源极与地连接；所述第二NMOS交叉耦合电路分别连接所述PMOS电流镜像电路、所述第二信号输出电路；所述PMOS交叉耦合电路分别连接所述PMOS电流镜像电路、所述第一信号输出电路、所述第二信号输出电路；所述PMOS电流镜像电路连接供电电源。

2.根据权利要求1所述迟滞电路，其特征在于，所述电平信号输入电路包括：电阻、二极管和电平信号输入端；所述电阻的一端连接所述电平信号输入端，另一端连接所述二极管的负极，所述二极管的正极与地连接。

3.根据权利要求2所述迟滞电路，其特征在于，所述第一NMOS交叉耦合电路包括：第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管；

所述第二NMOS晶体管的漏极分别连接所述二极管的负极、所述电阻的另一端、所述第二NMOS晶体管的栅极以及所述第五NMOS晶体管的漏极；所述第二NMOS晶体管的源极分别连接所述第三NMOS晶体管的漏极、所述第三NMOS晶体管的栅极以及所述第四NMOS晶体管的栅极；所述第二NMOS晶体管的栅极分别连接所述二极管的负极、所述电阻的另一端以及所述第五NMOS晶体管的漏极；

所述第三NMOS晶体管的源极与地链接；所述第三NMOS晶体管的栅极分别连接所述第三NMOS晶体管的漏极和所述第四NMOS晶体管的栅极；所述第三NMOS晶体管的漏极还连接所述第四NMOS晶体管的栅极；

所述第四NMOS晶体管的漏极分别连接所述第七NMOS晶体管的栅极、所述第七NMOS晶体管的漏极以及所述第一NMOS晶体管的栅极；所述第四NMOS晶体管的源极与地链接；

所述第五NMOS晶体管的源极与地链接；所述第五NMOS晶体管的漏极还分别连接所述二极管的负极、所述电阻的另一端；所述第五NMOS晶体管的栅极分别连接所述第六NMOS晶体管的栅极、所述第六NMOS晶体管的漏极以及所述第七NMOS晶体管的源极；

所述第六NMOS晶体管的栅极分别连接所述第六NMOS晶体管的漏极和所述第七NMOS晶体管的源极；所述第六NMOS晶体管的源极与地链接；所述第六NMOS晶体管的漏极还连接所述第七NMOS晶体管的源极；

所述第七NMOS晶体管的漏极分别连接所述第七NMOS晶体管的栅极、所述第一NMOS晶体管的栅极和所述PMOS电流镜像电路；

所述第三NMOS晶体管、所述第四NMOS晶体管、所述第五NMOS晶体管和所述第六NMOS晶体管之间的长度比为1：1：2：1。