[发明专利]输出脉宽可调的倍频电路及芯片

权利要求书

1.一种输出脉宽可调的倍频电路，其特征在于，包括：

缓冲器，所述缓冲器的输入端用于接收输入信号，所述缓冲器的第一输出端和第二输出端用于输出一组差分时钟信号；

延时可调分频单元，所述延时可调分频单元的输入端用于接收倍频电路输出的倍频信号，所述延时可调分频单元的第一输出端和第二输出端用于输出另一组差分时钟信号，所述延时可调分频单元能够对两组差分时钟信号之间的延时时间进行调节，所述延时可调分频单元包括可调延时缓冲器和分频器，所述可调延时缓冲器的输入端用于接收倍频信号，所述可调延时缓冲器的输出端用于输出延时信号，所述分频器的输入端用于接收延时信号，所述分频器的输出端用于输出一组对应的差分时钟信号；

逻辑电路，所述逻辑电路的输入端用于接收两组差分时钟信号，所述逻辑电路的输出端基于对两组差分时钟信号的逻辑运算而输出倍频信号。

2.如权利要求1所述的输出脉宽可调的倍频电路，其特征在于，所述逻辑电路包括第一与非门、第二与非门和第三与非门，所述第一与非门的第一输入端和第二输入端分别用于接收一组差分时钟信号中的一个单端时钟信号和另一组差分时钟信号中的一个单端时钟信号，所述第二与非门的第一输入端和第二输入端分别用于接收一组差分时钟信号中的另一个单端时钟信号和另一组差分时钟信号中的另一个单端时钟信号，所述第三与非门的第一输入端和第二输入端分别与第一与非门的输出端和第二与非门的输出端相连，所述第三与非门的输出端用于输出倍频信号。

3.如权利要求1所述的输出脉宽可调的倍频电路，其特征在于，所述可调延时缓冲器包括多级级联反相器。

4.如权利要求1所述的输出脉宽可调的倍频电路，其特征在于，所述分频器为除二分频器。

5.一种芯片，其特征在于，包括如权利要求1~4任一项所述的输出脉宽可调的倍频电路。

6.一种芯片，其特征在于，包括依次相连的占空比校准电路、如权利要求1~4任一项所述的输出脉宽可调的倍频电路以及锁相环。