[发明专利]一种基于波形编码的数字信号延迟方法

说明书

本发明涉及电子信息技术领域，具体涉及一种基于波形编码的数字信号延迟方法及系统；对待延迟的数字信号波形进行编码，得到波形编码；利用存储器对所述波形编码进行储存，得到储存编码；对读取模块和解码模块进行延迟时间控制，生成控制指令；待达到延迟时间后，所述编码模块基于所述控制指令读取所述储存编码，得到读出编码；所述解码模块基于编码规则对所述读出编码进行解码，输出延迟后的信号，该方法将直接对采样信号进行存储，改为首先对波形进行编码，再存储编码后的波形，从而减少了波形存储所需的存储容量，并且通过优选编码方案，能够实现存储容量不随延迟时间的增加而增加，从而在有限存储资源下能够实现长时间延迟处理。

技术领域

本发明涉及电子信息技术领域，尤其涉及一种基于波形编码的数字信号延迟方法。

背景技术

对数字信号进行延迟处理是数字信号应用中的常用操作，广泛应用于工业控制、通信和数据处理等领域。

实现数字信号延迟处理的现有技术主要分为两类：一类是利用高精度延时芯片实现信号延迟，该方法通过硬件电路实现信号延迟，控制精度高，但是只能对信号实现短时间的延迟处理，一般为微秒级别；另一类是基于FPGA芯片，利用高速时钟对信号进行采样，并将采样后的信号存入存储器中，经过延迟时间后，再从存储器中将信号读出，从而实现信号的延迟处理。例如，若需对信号延迟的时间为t，时钟周期为T，即对信号延迟的时钟周期数为N＝t/T，则需要N比特的存储器对采样后的信号进行存储。因此，所需存储器空间随延迟时间增加而线性增加，当需要实现长时间延迟处理时，会占用器件大量存储资源，从而导致器件资源不足。

发明内容

本发明的目的在于提供一种基于波形编码的数字信号延迟方法及系统，旨在解决现有技术中随着信号延迟时间增加，所需存储器容量线性增加的问题。

为实现上述目的，第一方面，本发明提供了一种基于波形编码的数字信号延迟方法，包括以下步骤：

对待延迟的数字信号波形进行编码，得到波形编码；

利用存储器对所述波形编码进行储存，得到储存编码；

对读取模块和解码模块进行延迟时间控制，生成控制指令；

待达到延迟时间后，所述编码模块基于所述控制指令读取所述储存编码，得到读出编码；

所述解码模块基于编码规则对所述读出编码进行解码，输出延迟后的信号。

其中，所述波形编码以一个周期为单位，周期为信号相邻两个上升沿之间的波形。

其中，所述编码的目的是使用计数器记录波形的形状。

其中，所述存储过程使用FIFO作为存储器实现存储功能。

第二方面，本发明还提供了一种基于波形编码的数字信号延迟系统，包括编码模块、存储模块、读取模块、解码模块和控制模块，所述编码模块、所述存储模块、所述读取模块和所述解码模块依次连接，所述控制模块分别与所述编码模块、所述存储模块、所述读取模块和所述解码模块连接；

所述编码模块，用于对待延迟信号的波形进行采集和编码，得到所述波形编码；

所述存储模块，用于对所述波形编码进行存储，得到所述储存编码；

所述读取模块，用于读取所述波形编码，并将所述波形编码发送至所述解码模块；

所述解码模块，用于对所述波形编码进行解码，并根据波形编码方法恢复出待延迟信号的波形；

所述控制模块，用于控制所述编码模块、所述存储模块、所述读取模块和所述解码模块的工作时间，实现信号延迟。