[发明专利]肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件及制备方法

说明书

本发明提供一种肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件，通过在N+源区与反型沟道之间引入镇流电阻区及肖特基接触，实现镇流电阻区耗尽自调节：阻断状态时，镇流电阻区上方的肖特基/碳化硅接触界面电场较小，实现低泄漏电流及高击穿电压；正向导通时，镇流电阻区被下方P型基区及上方肖特基接触部分耗尽，电子从N+源区通过未耗尽的中性区输运到反型沟道；短路状态时，镇流电阻区的电位随着电子电流增加而增加，镇流电阻区被下方P型基区及上方肖特基接触耗尽程度显著提升，镇流电阻区内中性区面积迅速缩小，电子电流显著降低。本发明在保证碳化硅MOSFET器件静态及动态参数不产生退化的前提下，有效提升碳化硅MOSFET器件短路能力。

技术领域

本发明属于功率半导体技术领域，具体是一种肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件。

背景技术

在航空、航天和军用装备中，功率半导体器件主要应用于电源与配电分系统，属于核心元器件。采用Si材料的功率半导体器件逐渐达到其理论极限，在现有研究的水平上难以进一步实现功率变换器的高频化、高功率密度及小型化。

具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高等特点的碳化硅(Silicon Carbide)材料可以更好地满足高速发展的航天技术对功率半导体器件提出的更高的工作频率、更高的工作电压、更低的导通电阻和高功率密度，同时具备抗辐照、耐极高温等耐特殊环境能力的需求。

碳化硅MOSFET具有更小的体积、更低的损耗、更强的电流导通能力，采用SiC功率MOSFET可简化功率电子系统的拓扑结构，减小系统整体损耗与体积，促进系统小型化、轻量化。SiC MOSFET栅氧化层薄、短路耐量小，由于高频开关特性，其对回路寄生参数的影响更加敏感，桥臂结构应用时更易因串扰而引起误导通导致短路。目前，宇航电源系统应用需要开关器件具有约10μs的短路耐受时间，从而使系统控制器能及时检测到故障。否则，器件的短路失效将导致电源系统故障，甚至威胁航天器的安全运行。然而，目前商业化SiC MOSFET器件的短路耐受时间一般小于10μs，因此有效提升SiC MOSFET短路耐受时间对实现其在宇航电源系统/推进系统中应用至关重要。

发明内容

一种肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件，通过在N+源区与反型沟道之间引入镇流电阻区及肖特基接触，实现镇流电阻区耗尽自调节：阻断状态时，镇流电阻区上方的肖特基/碳化硅接触界面电场较小，实现低泄漏电流及高击穿电压；正向导通时，镇流电阻区被下方P型基区及上方肖特基接触部分耗尽，电子从N+源区通过未耗尽的中性区输运到反型沟道；短路状态时，镇流电阻区的电位随着电子电流增加而增加，镇流电阻区被下方P型基区及上方肖特基接触耗尽程度显著提升，镇流电阻区内中性区面积迅速缩小，电子电流显著降低。本发明在保证碳化硅MOSFET器件静态及动态参数不产生退化的前提下，有效提升碳化硅MOSFET器件短路能力。

为达到上述目的，本发明采用下述技术方案：

一种肖特基结辅助耗尽镇流电阻的碳化硅MOSFET器件，包括漏极金属6、漏极金属6上方的N+衬底区5、N+衬底区5上方的N-漂移区4、N-漂移区4上方的电流扩展层9；所述电流扩展层9的内部上方中间设有栅极凹槽，栅极凹槽内设有多晶硅栅52、填充栅极凹槽的栅介质62，栅极凹槽下方为P+屏蔽层10，栅极凹槽左上方及右上方为P型基区3；所述P型基区3上方设有N+源区8；N+源区8左右两侧设有P+欧姆接触区2及镇流电阻区11，所述P+欧姆接触区2与N+源区8上方为源极金属1；所述镇流电阻区11上方为肖特基金属7；所述多晶硅栅52上方为栅极金属12。

作为优选方式，所述栅介质62为SiO₂。

作为优选方式，所述肖特基金属7为镍金属。

作为优选方式，所述P+欧姆接触区2、N+源区8、镇流电阻区11、P型基区3、电流扩展层9及P+屏蔽层10均为多次离子注入形成。