[发明专利]存储器有效
申请号: | 202310194643.3 | 申请日: | 2023-03-03 |
公开(公告)号: | CN116052753B | 公开(公告)日: | 2023-08-18 |
发明(设计)人: | 王佳 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | G11C29/22 | 分类号: | G11C29/22;G11C29/38;G11C29/26 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 杨丽爽;刘芳 |
地址: | 230601 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 | ||
1.一种存储器,其特征在于,包括:
压缩电路,其输入端接收通过多个数据输入输出引脚的传输路径传输的读取数据,用于对每个数据输入输出引脚的传输路径传输的读取数据分别进行压缩,获得多个压缩数据;
数据输入输出选择器,其第一输入端连接所述压缩电路的输出端,接收所述多个压缩数据,用于在测试模式下将所述多个压缩数据传输至目标数据输入输出引脚;
其中,所述目标数据输入输出引脚为所述多个数据输入输出引脚中的任意一个;
任意一个数据输入输出引脚的所有传输路径传输的读取数据相同时,若每个数据输入输出引脚对应的压缩数据均指示其对应的传输路径传输的读取数据中的每位数据均相同,所述多个压缩数据用于指示存储器正常,若部分数据输入输出引脚对应的压缩数据指示其对应的传输路径传输的读取数据中部分数据不同,所述多个压缩数据用于指示存储器存在故障;
所述压缩电路包括多个子压缩电路,每个子压缩电路的输入端接收一个数据输入输出引脚的传输路径传输的读取数据;
每个子压缩电路用于将其对应的数据输入输出引脚的传输路径传输的读取数据进行压缩,获得对应的压缩数据。
2.根据权利要求1所述的存储器,其特征在于,每个所述子压缩电路包括异或门和非门;
所述异或门的输入端作为对应的所述子压缩电路的输入端,接收一个数据输入输出引脚的传输路径传输的读取数据,所述异或门的输出端连接所述非门的输入端,所述非门的输出端作为对应的所述子压缩电路的输出端。
3.根据权利要求1所述的存储器,其特征在于,所述数据输入输出选择器的第二输入端接收通过所述目标数据输入输出引脚的传输路径传输的读取数据,用于在工作模式下将通过所述目标数据输入输出引脚的传输路径传输的读取数据传输至所述目标数据输入输出引脚。
4.根据权利要求3所述的存储器,其特征在于,所述数据输入输出选择器包括多个第一选择器,每个第一选择器对应所述目标数据输入输出引脚的一个传输路径;
每个所述第一选择器的第一输入端接收一个数据输入输出引脚对应的压缩数据,每个所述第一选择器的第二输入端接收通过所述目标数据输入输出引脚的传输路径传输的读取数据中的一位数据;
每个所述第一选择器用于在测试模式下将其对应的数据输入输出引脚的压缩数据传输至所述目标数据输入输出引脚,在工作模式下将通过所述目标数据输入输出引脚的传输路径传输的读取数据中的一位数据传输至所述目标数据输入输出引脚。
5.根据权利要求3所述的存储器,其特征在于,所述存储器包括:
第一缓存器,其输入端连接所述数据输入输出选择器,用于存储所述数据输入输出选择器输出的数据,并在接收到读命令后,输出所述数据输入输出选择器输出的数据。
6.根据权利要求5所述的存储器,其特征在于,所述存储器包括:
第一并转串电路,其输入端连接所述第一缓存器,接收所述第一缓存器输出的数据,将所述第一缓存器输出的数据进行并转串并输出至所述目标数据输入输出引脚。
7.根据权利要求6所述的存储器,其特征在于,在所述测试模式下,所述第一并转串电路具体用于按照所述数据输入输出引脚的顺序对所述多个压缩数据进行排序,以将所述多个压缩数据转换为串行数据。
8.根据权利要求7所述的存储器,其特征在于,所述多个数据输入输出引脚包括目标数据输入输出引脚和其他数据输入输出引脚;
所述存储器包括:
第二缓存器,其输入端接收通过所述其他数据输入输出引脚的传输路径传输的读取数据,用于存储通过所述其他数据输入输出引脚的传输路径传输的读取数据,并在接收到读命令后,输出通过所述其他数据输入输出引脚的传输路径传输的读取数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310194643.3/1.html,转载请声明来源钻瓜专利网。