[发明专利]一种多相位时钟产生电路

说明书

本申请公开一种多相位时钟产生电路，包括：主时钟生成器，生成第一级源时钟；第一分频器，接收第一级源时钟并生成第一级相位信息；第二分频器，接收第一级相位信息并输出第二级相位信息；若干个子时钟生成模块，每个子时钟生成模块包括第一级采样时钟生成单元，第一个第一级采样时钟生成单元连接第一分频器，每个第一级采样时钟生成单元分别接收前一个第一级采样时钟生成单元输出的第一级相位信息和第一级源时钟并输出经相移的第一级相位信息，第一级采样时钟生成单元生成第一级采样时钟，并生成第二级源时钟；及若干个第二级采样时钟生成单元。本申请采用分布式、模块化的时钟生成方法，其布图简化，相位误差更小。

技术领域

本发明一般涉及集成电路技术领域，特别涉及一种多相位时钟产生电路。

背景技术

随着通信技术的发展，单位时间内产生的数据量越来越多，所需要的通信速度也越来越快，因此，高速模数转换器(ADC)变得越来越重要。对于32GS/S或者64GS/S采样率来说，时钟交织模数转换器是比较常规的架构。对于时钟交织电路，需要复杂的时钟产生电路来造就多个相位时钟的交织。对于时钟产生电路，功能上来说，相位的相对顺序是必要满足的。此外，低功耗和低时钟抖动都是所必须的性能。然而对于很多传统的用分频器来产生多个相位的时钟生成方式，有个必须要的模块就是时钟同步复位模块来保证时钟从源头就是同步的，没有任何毛刺的，相位关系是完全确定的，参考图1中所示的使用时钟同步复位和分频器的时钟产生电路。

发明内容

本发明的目的在于提供一种多相位时钟产生电路，采用分布式、模块化的时钟生成方法，其布图简化，相位误差更小。

本申请公开了一种多相位时钟产生电路，包括：

主时钟生成器，用于生成第一级源时钟；

第一分频器，用于接收所述第一级源时钟并生成第一级相位信息；

第二分频器，用于接收所述第一分频器输出的第一级相位信息并输出第二级相位信息；以及

若干个子时钟生成模块，每个子时钟生成模块包括：

第一级采样时钟生成单元，若干个子时钟生成模块的第一级采样时钟生成单元依次相连，第一个第一级采样时钟生成单元连接所述第一分频器，每个第一级采样时钟生成单元分别接收前一个第一级采样时钟生成单元输出的第一级相位信息和所述第一级源时钟并输出经相移的第一级相位信息到下一个第一级采样时钟生成单元，其中，每个第一级采样时钟生成单元生成第一级采样时钟，并且生成第二级源时钟；

若干个第二级采样时钟生成单元，若干个第二级采样时钟生成单元依次相连，第一个子时钟生成模块的第一个第二级采样时钟生成单元连接所述第二分频器，剩余子时钟生成模块的第一个第二级采样时钟生成单元连接前一个子时钟生成模块的最后一个第二级采样时钟生成单元，每个第二级采样时钟生成单元分别接收前一个第二级采样时钟生成单元输出的第二级相位信息和所述第二级源时钟并输出经相移的第二级相位信息到下一个第二级采样时钟生成单元，每个第二级采样时钟生成单元生成第二级采样时钟。

在一个优选例中，第一级采样时钟生成单元包括：第一级同步定时电路、第一级门电路和逻辑电路，其中，所述第一级同步定时电路接收所述第一级源时钟和所述第一级相位信息，对所述第一级相位信息进行相移后输出到所述第一级门电路和逻辑电路以及下一个第一级同步定时电路，所述第一级门电路对所述第一级源时钟和经相移的第一级相位信息进行逻辑运算并输出第一级采样时钟，所述逻辑电路调整经相移的第一级相位信息的占空比并生成第二级源时钟。

在一个优选例中，所述第一级同步定时电路对所述第一级相位信息的相位偏移180°以及所述第一级源时钟的周期对应的相位。

在一个优选例中，所述第一级门电路对所述第一级源时钟和经相移的第一级相位信息进行与逻辑运算。