[发明专利]一种多相位时钟产生电路在审
| 申请号： | 202310110144.1 | 申请日： | 2023-02-13 |
| 公开（公告）号： | CN116015254A | 公开（公告）日： | 2023-04-25 |
| 发明（设计）人： | 蔡敏卿;陈晨;李承哲 | 申请（专利权）人： | 集益威半导体（上海）有限公司 |
| 主分类号： | H03K5/135 | 分类号： | H03K5/135;H03M1/12;H03M1/06 |
| 代理公司： | 上海一平知识产权代理有限公司 31266 | 代理人： | 吴珊;成春荣 |
| 地址： | 201210 上海市浦东新区中国*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 多相 时钟 产生 电路 | ||
1.一种多相位时钟产生电路，其特征在于，包括：
主时钟生成器，用于生成第一级源时钟；
第一分频器，用于接收所述第一级源时钟并生成第一级相位信息；
第二分频器，用于接收所述第一分频器输出的第一级相位信息并输出第二级相位信息；以及
若干个子时钟生成模块，每个子时钟生成模块包括：
第一级采样时钟生成单元，若干个子时钟生成模块的第一级采样时钟生成单元依次相连，第一个第一级采样时钟生成单元连接所述第一分频器，每个第一级采样时钟生成单元分别接收前一个第一级采样时钟生成单元输出的第一级相位信息和所述第一级源时钟并输出经相移的第一级相位信息到下一个第一级采样时钟生成单元，其中，每个第一级采样时钟生成单元生成第一级采样时钟，并且生成第二级源时钟；
若干个第二级采样时钟生成单元，若干个第二级采样时钟生成单元依次相连，第一个子时钟生成模块的第一个第二级采样时钟生成单元连接所述第二分频器，剩余子时钟生成模块的第一个第二级采样时钟生成单元连接前一个子时钟生成模块的最后一个第二级采样时钟生成单元，每个第二级采样时钟生成单元分别接收前一个第二级采样时钟生成单元输出的第二级相位信息和所述第二级源时钟并输出经相移的第二级相位信息到下一个第二级采样时钟生成单元，每个第二级采样时钟生成单元生成第二级采样时钟。
2.根据权利要求1所述的多相位时钟产生电路，其特征在于，第一级采样时钟生成单元包括：第一级同步定时电路、第一级门电路和逻辑电路，其中，所述第一级同步定时电路接收所述第一级源时钟和所述第一级相位信息，对所述第一级相位信息进行相移后输出到所述第一级门电路和逻辑电路以及下一个第一级同步定时电路，所述第一级门电路对所述第一级源时钟和经相移的第一级相位信息进行逻辑运算并输出第一级采样时钟，所述逻辑电路调整经相移的第一级相位信息的占空比并生成第二级源时钟。
3.根据权利要求2所述的多相位时钟产生电路，其特征在于，所述第一级同步定时电路对所述第一级相位信息的相位偏移180°以及所述第一级源时钟的周期对应的相位。
4.根据权利要求2所述的多相位时钟产生电路，其特征在于，所述第一级门电路对所述第一级源时钟和经相移的第一级相位信息进行与逻辑运算。
5.根据权利要求1所述的多相位时钟产生电路，其特征在于，第二级采样时钟生成单元包括：第二级同步定时电路和第二级门电路，其中，所述第二级同步定时电路接收所述第二级源时钟和所述第二级相位信息，对所述第二级相位信息进行相移后输出到所述第二级门电路和下一个第二级同步定时电路，所述第二级门电路对所述第二级源时钟和经相移的第二级相位信息进行逻辑运算并输出第二级采样时钟。
6.根据权利要求5所述的多相位时钟产生电路，其特征在于，所述第二级门电路对所述第一级源时钟和经相移的第一级相位信息进行与逻辑运算。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于集益威半导体（上海）有限公司，未经集益威半导体（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202310110144.1/1.html，转载请声明来源钻瓜专利网。
