[发明专利]晶圆接受测试方法

说明书

本发明提供一种晶圆接受测试方法，包括：在所有PAD上放置针卡；将并行测试装置的pogo pin与针卡连接；利用pogo pin在所有信号端侧设置近端屏蔽层；在第一目标PAD、第二目标PAD以及第一邻位PAD、第二邻位PAD之间接上挂载电阻；定义待测量信号端、非测量信号端；将非测量信号端侧的近端屏蔽层接地；在第一目标PAD、第二目标PAD之间施加偏置电压，以获取待测量信号端之间的电流。本申请通过在所有信号端侧设置近端屏蔽层，并将非测量信号端侧的近端屏蔽层接地，可以将非测量信号端在与晶圆接触后形成的噪声及时引导至并行测试装置的内部地端，从而避免产生回路噪声，提高了小电流测试中测试数据的稳定性。

技术领域

本申请涉及半导体器件测试技术领域，具体涉及一种晶圆接受测试方法。

背景技术

WAT测试(Wafer Acceptance Test，晶圆接受测试)在Probe wafer后通过施加电流或电压信号来监测工艺稳定性。传统意义上，电性测试装置(WAT Tester)在针对干扰噪声方面普遍采用将测试过程中的干扰噪声通过测试装置的外壳物理引流至外部远端接地，以此来抑制噪声。

但在部分测试应用上这种方式却无法完全抑制干扰，无法完全消除噪声，主要表现在小电流测试上易受噪声干扰而导致测试数据偏移，StdDev(标准偏差)偏大。就测试机型而论，串行测试机所测漏电稳定在pA级别，而并行测试机所测数据在～e-11A等级左右波动，稳定性较差，受到噪声干扰。此时传统意义上所使用外部远端接地的方式在并行测试机上不足以去完全屏蔽噪声的干扰。

发明内容

本申请提供了一种晶圆接受测试方法，可以解决WAT测试的小电流测试中，并行测试受到噪声干扰、无法完全屏蔽噪声信号干扰导致测试数据稳定性较差等问题中的至少一个问题。

一方面，本申请实施例提供了一种晶圆接受测试方法，待测晶圆包括：多个相同的芯片和多个PAD，各所述芯片均具有至少两个信号端，各所述信号端对应地与各所述PAD电连接，所述晶圆接受测试方法包括：

将所有PAD与针卡接触，所述针卡用于进行电学测试；

将并行测试装置的pogo pin与所述针卡连接，其中，所述并行测试装置上设有远端屏蔽罩；

利用并行测试装置的pogo pin在所有信号端侧设置近端屏蔽层；

利用第一目标PAD、第二目标PAD以及第一邻位PAD、第二邻位PAD串接同一所述芯片上的多个挂载电阻，其中，所述第一邻位PAD位于所述第一目标PAD侧，所述第二邻位PAD位于所述第二目标PAD侧；

将所述第一目标PAD和所述第二目标PAD电连接的信号端定义为待测量信号端，以及将除所述第一目标PAD、所述第二目标PAD之外的剩余PAD电连接的信号端定义为非测量信号端；

将所述非测量信号端侧的近端屏蔽层接地；

在所述第一目标PAD、所述第二目标PAD之间施加偏置电压，以获取所述待测量信号端之间的电流。

可选的，在所述晶圆接受测试方法中，利用第一目标PAD、第二目标PAD以及第一邻位PAD、第二邻位PAD串接同一所述芯片上的多个挂载电阻的步骤包括：

在所述第一邻位PAD和所述第一目标PAD之间串接第一挂载电阻；

在所述第一邻位PAD和所述第二目标PAD之间串接第二挂载电阻；

在所述第一邻位PAD和所述第二邻位PAD之间串接第三挂载电阻。

可选的，在所述晶圆接受测试方法中，所述第一挂载电阻的阻值小于所述第二挂载电阻的阻值，所述第二挂载电阻的阻值小于所述第三挂载电阻的阻值。