[发明专利]晶圆接受测试方法

权利要求书

1.一种晶圆接受测试方法，待测晶圆包括：多个相同的芯片和多个PAD，各所述芯片均具有至少两个信号端，各所述信号端对应地与各所述PAD电连接，其特征在于，所述晶圆接受测试方法包括：

将所有PAD与针卡接触，所述针卡用于进行电学测试；

将并行测试装置的pogo pin与所述针卡连接，其中，所述并行测试装置上设有远端屏蔽罩；

利用并行测试装置的pogo pin在所有信号端侧设置近端屏蔽层；

利用第一目标PAD、第二目标PAD以及第一邻位PAD、第二邻位PAD串接同一所述芯片上的多个挂载电阻，其中，所述第一邻位PAD位于所述第一目标PAD侧，所述第二邻位PAD位于所述第二目标PAD侧；

将所述第一目标PAD和所述第二目标PAD电连接的信号端定义为待测量信号端，以及将除所述第一目标PAD、所述第二目标PAD之外的剩余PAD电连接的信号端定义为非测量信号端；

将所述非测量信号端侧的近端屏蔽层接地；

在所述第一目标PAD、所述第二目标PAD之间施加偏置电压，以获取所述待测量信号端之间的电流。

2.根据权利要求1所述的晶圆接受测试方法，其特征在于，利用第一目标PAD、第二目标PAD以及第一邻位PAD、第二邻位PAD串接同一所述芯片上的多个挂载电阻的步骤包括：

在所述第一邻位PAD和所述第一目标PAD之间串接第一挂载电阻；

在所述第一邻位PAD和所述第二目标PAD之间串接第二挂载电阻；

在所述第一邻位PAD和所述第二邻位PAD之间串接第三挂载电阻。

3.根据权利要求2所述的晶圆接受测试方法，其特征在于，所述第一挂载电阻的阻值小于所述第二挂载电阻的阻值，所述第二挂载电阻的阻值小于所述第三挂载电阻的阻值。

4.根据权利要求1所述的晶圆接受测试方法，其特征在于，在将并行测试装置的pogopin与所述针卡连接之后，以及在将除所述第一目标PAD、所述第二目标PAD之外的剩余PAD电连接的信号端侧的近端屏蔽层接地之前，所述晶圆接受测试方法还包括：

将所述远端屏蔽罩接地。

5.根据权利要求1所述的晶圆接受测试方法，其特征在于，所有的所述近端屏蔽层相互独立。

6.根据权利要求1所述的晶圆接受测试方法，其特征在于，所述第一目标PAD和所述第二目标PAD为所有PAD中的任意两个PAD。

7.根据权利要求1所述的晶圆接受测试方法，其特征在于，所述在所述第一目标PAD、所述第二目标PAD之间施加偏置电压，以获取所述待测量信号端之间的电流之后，所述晶圆接受测试方法还包括：

切断所述非测量信号端侧的近端屏蔽层与地端的连接。