[发明专利]非易失性存储器件

说明书

在一些实施例中，一种非易失性存储器件包括第一半导体芯片和第二半导体芯片。所述第一半导体芯片包括存储单元阵列、第一上接合焊盘、第二上接合焊盘以及位于所述第一上接合焊盘与所述第二上接合焊盘之间的上虚设接合焊盘。所述第二半导体芯片在垂直方向上耦接到所述第一半导体芯片，并且包括第一下接合焊盘、第二下接合焊盘、下虚设接合焊盘以及耦接到所述第一下接合焊盘和所述第二下接合焊盘的外围电路。所述第一接合焊盘被配置为在所述第一半导体芯片与所述第二半导体芯片之间传输第一电压。所述第二接合焊盘被配置为在所述第一半导体芯片与所述第二半导体芯片之间传输第二电压。

相关申请的交叉引用

本申请要求在韩国知识产权局于2022年2月4日提交的韩国专利申请第10-2022-0015074号的优先权以及于2022年6月29日提交的韩国专利申请第10-2022-0079993号的优先权，上述申请的公开内容以引用的方式全部并入本文。

技术领域

本公开涉及存储器件，并且更具体地涉及通过以接合(bonding)方式将其中布置有存储单元的第一芯片连接到其中布置有外围电路的第二芯片而获得的三维(3D)非易失性存储器件。

背景技术

相关存储器件可以用于存储数据并且可以分类为易失性存储器件和非易失性存储器件。根据对非易失性存储器件的容量增加和尺寸减小的需求，已经开发出其中与外围电路垂直地布置有存储单元阵列的相关三维存储器件。在通过以接合方式将其中布置有存储单元的第一芯片连接到其中布置有外围电路的第二芯片而获得的芯片到芯片(C2C)存储器件中，可以通过布置在第一芯片的一个表面上的接合焊盘和布置在第二芯片的一个表面中的接合焊盘在第一芯片和第二芯片之间传输电压。此处，由于根据对存储器件的尺寸减小的需求而减小了设计规则，可能出现用于在第一芯片和第二芯片之间传输高电压的高电压接合焊盘以及与之相关的连接布线导线的金属可靠性的问题。

发明内容

本公开提供一种能够提高高电压接合焊盘和与之相关的连接布线导线的金属可靠性的非易失性存储器件。

根据本公开的一方面，一种非易失性存储器件包括第一半导体芯片和第二半导体芯片。所述第一半导体芯片包括存储单元阵列、第一上接合焊盘、第二上接合焊盘以及位于所述第一上接合焊盘与所述第二上接合焊盘之间的上虚设接合焊盘。所述第二半导体芯片在垂直方向上耦接到所述第一半导体芯片，并且包括对应于所述第一上接合焊盘的第一下接合焊盘、对应于所述第二上接合焊盘的第二下接合焊盘、对应于所述上虚设接合焊盘的下虚设接合焊盘以及耦接到所述第一下接合焊盘和所述第二下接合焊盘的外围电路。所述第一上接合焊盘和所述第一下接合焊盘被配置为在所述第一半导体芯片与所述第二半导体芯片之间传输第一电压。所述第二上接合焊盘和所述第二下接合焊盘被配置为在所述第一半导体芯片与所述第二半导体芯片之间传输第二电压，所述第二电压的第二电平高于所述第一电压的第一电平。

根据本公开的一方面，一种非易失性存储器件包括第一半导体芯片和第二半导体芯片。所述第一半导体芯片包括存储单元阵列、在第一方向上具有第一宽度的第一上接合焊盘以及在所述第一方向上具有第二宽度的第二上接合焊盘。所述第二宽度大于所述第一宽度。所述第二半导体芯片在垂直方向上耦接到所述第一半导体芯片，并且包括对应于所述第一上接合焊盘的第一下接合焊盘、对应于所述第二上接合焊盘的第二下接合焊盘以及耦接到所述第一下接合焊盘和所述第二下接合焊盘的外围电路。所述第一上接合焊盘和所述第一下接合焊盘被配置为在所述第一半导体芯片与所述第二半导体芯片之间传输第一电压。所述第二上接合焊盘和所述第二下接合焊盘被配置为在所述第一半导体芯片与所述第二半导体芯片之间传输第二电压。所述第二电压的第二电平高于所述第一电压的第一电平。