[发明专利]一种数据通信系统及SoC芯片

说明书

本发明涉及一种数据通信系统及SoC芯片，该系统包括：数据传输模块、脉冲神经网络芯片控制器、第一互联网络以及第二互联网络；所述数据传输模块用于获取所述第一互联网络中存储器的第一地址的第一数据，并传输至所述第二互联网络的所述脉冲神经网络芯片控制器内，以及获取所述第二互联网络的所述脉冲神经网络芯片控制器内的第二数据，并传输至所述第一互联网络中的所述存储器的第二地址；所述脉冲神经网络芯片控制器用于传输所述第一数据至脉冲神经网络芯片，并获取所述脉冲神经网络芯片根据所述第一数据运算处理获得的所述第二数据。该通信系统显著提高了数据传输速度。

技术领域

本发明涉及数据通信技术领域，尤其涉及一种数据通信系统及SoC芯片。

背景技术

脉冲神经网络(Spiking Neuron Network)是受人脑中神经元结构的启发，从而发展出来的新一代神经网络，又被称为第三代神经网络。与传统的人工神经网络相比，脉冲神经网络的基本结构更加贴近人脑，以脉冲作为数据传递的基本形式，不仅包含空间信息，还包含传统人工神经网络所不具备的时间信息。

一种在脉冲神经网络中被广泛使用的基本模型是泄露累积发放模型(LIF)，LIF神经元会接收其它神经元发射的脉冲，在自身的膜电位上进行累积，当膜电位高于某个阈值时产生动作电位，发射新的脉冲。脉冲神经网络通过对这种脉冲信息进行编码，来进行信息的传递和表达，从而实现神经网络的功能。另外，由于泄露现象的存在，当神经元没有收到新的脉冲时，膜电位会逐渐回落，直至恢复静息电位。由于脉冲神经网络的发射率较低，运算过程中多数神经元处于静息状态，与人工神经网络相比，脉冲神经网络在低功耗方面具有明显的优势。

由于脉冲神经网络的内部状态量以及损失函数不满足连续可微的性质，所以适用于主流人工神经网络的反向传播(BP)等训练方法不再适用。脉冲神经网络的构建主要有两种方式：一种是采用STDP等学习算法直接对脉冲神经网络进行训练；另一种是将成熟的人工神经网络转化为脉冲神经网络，从而避免直接训练脉冲神经网络的困难。

由北京大学自研的脉冲神经网络芯片(PAICORE 2.0)基于泄露累积发放(LIF)模型，是一种可重构、可扩展的神经形态芯片，由全数字电路实现。芯片共有三种基本数据帧，长度均为64bit，分别为配置帧、测试帧、工作帧，具体格式如下表1所示：

表1PAICORE基本数据帧格式

对于离线推断核心，配置帧用于配置芯片参数，具体包括neuron参数寄存器、状态寄存器和参数RAM；测试帧用于芯片测试模式，可点对点读出相应配置信息；工作帧用于芯片工作模式下的数据传输，工作帧中定义了一种特殊的工作帧：启动帧，用于推动全片的time step。

帧数据传递采用四相单轨握手协议。数据帧传输过程为：

(1)发送方当数据data准备好且接收方ack无效时，req置1发起握手；

(2)送出数据data，等待接收方回复ack；

(3)当发送方等到接收方ack时，req置为0；

(4)发送方发现req置为0后，拉低自身ack。

除了帧数据的传输，芯片还有5组全局信号，分别时Sync_all，Clear_all，Done，Sync_all，Busy和Initial_all：

(1)Sync_all用于全部Core的同步，Core接收到传输到本地的sync_all时，会手动唤醒Core，启动一次tick计数，激活Core进入工作状态；

(2)Clear_all用于清除路由包裹和部分参数；

(3)Done是计算同步使能条件；

(4)Busy信号为路由状态信号，表征路由正忙，片内数据包裹尚未到达目标地址；