[发明专利]一种降低MOSFET器件导通电阻的制造方法

说明书

本申请公开了一种降低MOSFET器件导通电阻的制造方法，包括如下步骤：形成MOSFET接触孔的基本形貌；采用第一功率的射频对MOSFET接触孔进行干法刻蚀；采用第二功率的射频对MOSFET接触孔中残留的氧化硅进行过刻；采用低浓度硝酸和氢氟酸混合液对MOSFET接触孔表面的界面损伤进行处理，降低界面态密度；去除光刻胶，然后进行金属淀积，形成欧姆接触。本申请技术方案解决了现有MOSFET器件实际测试过程中，因导通电阻参数超标而失效的问题。

技术领域

本申请涉及半导体技术领域，特别涉及一种降低MOSFET器件导通电阻的制造方法。

背景技术

在现有的技术领域，MOSFET器件的导通电阻由多个串联电阻组成，是衡量MOSFET器件损耗和性能的主要参数，主要包括固定电阻、区域电阻以及接触电阻等。固定电阻由原材料的电阻率和厚度决定，区域电阻主要受到注入剂量影响，接触电阻可通过调整工艺实现降低。

目前，在MOSFET器件中，接触电阻占5％～40％。同时MOSFET器件的电压等级越低，其占比就越高。在MOSFET器件实际的测试过程中，经常导致导通电阻参数超标而失效。

发明内容

本申请提出一种降低MOSFET器件导通电阻的制造方法，解决现有MOSFET器件实际测试过程中，因导通电阻参数超标而失效的问题。

本申请实施例提供一种降低MOSFET器件导通电阻的制造方法，包括如下步骤：

S1：形成MOSFET接触孔的基本形貌；

S2：采用第一功率的射频对MOSFET接触孔进行干法刻蚀；

S3：采用第二功率的射频对MOSFET接触孔中残留的氧化硅进行过刻；

S4：采用低浓度硝酸和氢氟酸混合液对MOSFET接触孔表面的界面损伤进行处理，降低界面态密度；

S5：去除光刻胶，然后进行金属淀积，形成欧姆接触。

一些实施例中，步骤S1具体包括：在硅片表面热生长氧化硅，然后淀积多晶硅并采用光刻、刻蚀的方式形成预设图形，最后淀积ILD介质层，对ILD介质层进行冲水处理，去除淀积过程中产生的杂质，采用光刻对接触孔位置进行曝光，刻蚀曝光接触孔。

一些实施例中，步骤S2具体包括：采用800W功率的射频对接触孔进行干法刻蚀，将ILD介质层、多晶硅及氧化硅进行刻蚀。

一些实施例中，步骤S3具体包括采用200W功率的射频对接触孔内残留的氧化硅进行30％过刻，将剩余氧化层完全去除。

一些实施例中，步骤S4具体包括采用低浓度硝酸和氢氟酸混合液对接触孔表面的界面损伤进行10s～20s的处理，降低界面态密度。

与现有技术相比，本申请的有益效果是：本申请在过刻的过程中，降低设备的射频功率，同时减少过刻的时间，采用适当时间的湿法腐蚀替代干法过刻，降低干法刻蚀带来的损伤，从而，通过修复接触孔位置的刻蚀带来的损伤，降低金属与硅之间的接触电阻，实现较低的通态电阻。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本申请步骤S1对应的原理图；

图2为本申请步骤S2对应的原理图；

图3为本申请步骤S3对应的原理图；

图4为本申请步骤S4对应的原理图；

图5为本申请步骤S5对应的原理图；