[发明专利]一种NOR闪存器件的制造方法

说明书

本发明提供一种NOR闪存器件的制造方法，包括提供衬底，该衬底上形成有栅极结构；淀积ONO层，ONO层包括减薄的HTO层、减薄的SiN层和加厚的TEOS层；对ONO层进行刻蚀以形成第一侧墙；刻蚀去除外围区的TEOS层；利用光刻工艺在衬底中形成源极区域和漏极区域；刻蚀去除存储单元区的TEOS层；对存储单元区进行源漏极离子注入；淀积TEOS层并刻蚀以形成第二侧墙；对外围区进行源漏极离子注入。本发明在对ONO层刻蚀形成第一侧墙时按照时间进行刻蚀，保留一定厚度的TEOS层，使SiN层无损失，再通过湿法工艺去除该TEOS层，然后第二次淀积TEOS层，使得后续侧墙刻蚀窗口得到有效提升，避免了有源区损伤或者SIN残留现象的发生，提升了Nor闪存器件ILD的填充性能。

技术领域

本发明涉及半导体制造技术领域，具体涉及一种NOR闪存器件的制造方法。

背景技术

相比55nm NOR Flash(或非闪存)，在更高技术节点，4Xnm Nor Flash由于Y-Pitch缩小10～30nm，整体面积缩小15％以上，绝缘介质层ILD填充变得更加困难。为解决Cell区(存储单元区)ILD填充问题，且不改变Periphery区(外围区)侧墙(Spacer)厚度，保持Peri区器件与55nm Nor BSL一致，现有技术采用针对HTO减薄的Dual Spacer DEWDE工艺路线，然而路线开发由于第一道侧墙部分刻蚀(Partial Etch)无法准确控制SIN Loss(损失)，导致侧墙最终的刻蚀窗口较小，如图1线圈所示，出现有源区损伤(AA Damage)或者SIN残留(Residue)现象。

发明内容

有鉴于此，本发明提供一种NOR闪存器件的制造方法，用以提升Dual Spacer刻蚀窗口，进而提升Nor Flash ILD填充性能。

本发明提供一种NOR闪存器件的制造方法，所述NOR闪存器件包括存储单元区和外围区，包括以下步骤：

步骤一、提供衬底，所述衬底上形成有栅极结构；

步骤二、淀积ONO层，所述ONO层包括减薄的HTO层、减薄的SiN层和加厚的TEOS层；

步骤三、对所述ONO层进行刻蚀以形成第一侧墙，所述第一侧墙包括所述TEOS层；

步骤四、刻蚀去除外围区的所述TEOS层；

步骤五、利用光刻工艺在所述衬底中形成源极区域和漏极区域；

步骤六、刻蚀去除存储单元区的所述TEOS层；

步骤七、对所述存储单元区进行源漏极离子注入；

步骤八、淀积TEOS层并刻蚀以形成第二侧墙；

步骤九、对所述外围区进行源漏极离子注入。

优选地，步骤一中所述衬底为硅衬底。

优选地，步骤一中所述栅极结构为控制栅。

优选地，步骤二中所述HTO层减薄20～50埃，所述SiN层减薄50～90埃，所述TEOS层的厚度为300～500埃。

优选地，步骤三中所述刻蚀包括按照时间对所述TEOS层进行部分刻蚀。

优选地，步骤三中所述TEOS层的厚度在50～200埃以内。

优选地，所述TEOS层的厚度为100～200埃。

优选地，步骤四中所述刻蚀采用无阻挡层湿法工艺。

优选地，步骤六中所述刻蚀采用带光阻的湿法清洗工艺。

优选地，步骤八中所述TEOS层的厚度为200～400埃。