[发明专利]一种NOR闪存器件的制造方法在审
| 申请号： | 202310024658.5 | 申请日： | 2023-01-09 |
| 公开（公告）号： | CN115915765A | 公开（公告）日： | 2023-04-04 |
| 发明（设计）人： | 齐翔羽;段松汉;佟宇鑫;顾林;王虎 | 申请（专利权）人： | 华虹半导体（无锡）有限公司 |
| 主分类号： | H10B41/35 | 分类号： | H10B41/35;H10B41/41;H01L21/311 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 王关根 |
| 地址： | 214028 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 nor 闪存 器件 制造 方法 | ||
1.一种NOR闪存器件的制造方法，所述NOR闪存器件包括存储单元区和外围区，其特征在于，包括以下步骤：
步骤一、提供衬底，所述衬底上形成有栅极结构；
步骤二、淀积ONO层，所述ONO层包括减薄的HTO层、减薄的SiN层和加厚的TEOS层；
步骤三、对所述ONO层进行刻蚀以形成第一侧墙，所述第一侧墙包括所述TEOS层；
步骤四、刻蚀去除外围区的所述TEOS层；
步骤五、利用光刻工艺在所述衬底中形成源极区域和漏极区域；
步骤六、刻蚀去除存储单元区的所述TEOS层；
步骤七、对所述存储单元区进行源漏极离子注入；
步骤八、淀积TEOS层并刻蚀以形成第二侧墙；
步骤九、对所述外围区进行源漏极离子注入。
2.根据权利要求1所述的NOR闪存器件的制造方法，其特征在于，步骤一中所述衬底为硅衬底。
3.根据权利要求1所述的NOR闪存器件的制造方法，其特征在于，步骤一中所述栅极结构为控制栅。
4.根据权利要求1所述的NOR闪存器件的制造方法，其特征在于，步骤二中所述HTO层减薄20～50埃，所述SiN层减薄50～90埃，所述TEOS层的厚度为300～500埃。
5.根据权利要求1所述的NOR闪存器件的制造方法，其特征在于，步骤三中所述刻蚀包括按照时间对所述TEOS层进行部分刻蚀。
6.根据权利要求1所述的NOR闪存器件的制造方法，其特征在于，步骤三中所述TEOS层的厚度在50～200埃以内。
7.根据权利要求6所述的NOR闪存器件的制造方法，其特征在于，所述TEOS层的厚度为100～200埃。
8.根据权利要求1所述的NOR闪存器件的制造方法，其特征在于，步骤四中所述刻蚀采用无阻挡层湿法工艺。
9.根据权利要求1所述的NOR闪存器件的制造方法，其特征在于，步骤六中所述刻蚀采用带光阻的湿法清洗工艺。
10.根据权利要求1所述的NOR闪存器件的制造方法，其特征在于，步骤八中所述TEOS层的厚度为200～400埃。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华虹半导体（无锡）有限公司，未经华虹半导体（无锡）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202310024658.5/1.html，转载请声明来源钻瓜专利网。
