[发明专利]利用人工智能方案的宏布置

说明书

系统使用神经网络(NN)进行宏布置。系统接收包括目标和偏好子空间的输入。每个偏好都是分配给相应目标的权重向量，每个目标都是对放置特征的度量。该系统训练NN将宏布置在一组训练芯片上以优化根据目标和偏好计算的回报。神经网络生成在芯片当前状态下动作的概率分布，动作表示芯片上放置宏的坐标。NN进一步生成一系列(状态，动作)对以形成轨迹，轨迹中的最终状态对应于完成的宏布置。

相关申请的交叉引用

本发明要求于2021年10月12日提交的美国专利申请No.63/254,582的优先权权益，其内容透过引用完整地并入本文中。

技术领域

本发明的实施例涉及基于机器学习(machine learning)和人工智能(artificialintelligence，AI)用于在半导体芯片上生成宏布置(macro placement)的方法和装置。

背景技术

在集成电路(IC)设计中，宏(macro)是可以被视为黑盒子(black box)的一组电路组件。宏的逻辑和电子行为是给定的，但内部结构描述有可能已知也有可能未知。混合尺寸的宏布置是在芯片画布(canvas)上放置各种尺寸的宏以优化目标(例如线长)。当需要实现多个目标时，宏布置问题会变得更加复杂。

在设计过程的早期阶段，设计目标可能被估计得不准确。例如，虽然总线长与功耗呈正相关，但是直到实现和表征与最终设计非常相似的大量原型之后，通常才能知道将线长估算值与功耗估算值联系起来的实际数学关系。目标估计不准确的其他原因可能包括：加速计算的妥协；假设一种更适合优化的形式；随着时间的推移改变制造参数，特别是对于前沿处理节点；从不同背景(context)中学习的目标，例如，从7nm制程中的学习以应用于5nm制程。

此外，各种目标之间的期望权衡常常直到设计过程的非常后期才能被准确地知道。由于现代片上系统(system-on-a-chip，SoC)的设计时间可能长达一年以上，客户的需求可能在设计过程中发生了变化。前沿处理节点(leading-edge processing node)的制造参数也可能随时间发生变化。此外，整个SoC中的背景含义也是一个因素。例如，虽然拥塞与下游任务的难易程度密切相关，但可以容忍的拥塞量取决于其他背景因素，例如放置的电路所支持的馈通线(feed-through wires)的数量。在构成SoC的各种其他电路的位置被冻结之前，这是未知的。

因此，需要改进用于宏布置的工具，使得这些工具可以处理设计目标和权衡的延迟知识。

发明内容

在一个实施例中，提供了一种通过神经网络(NN)进行宏布置的方法。该方法包括接收包括多个目标和偏好子空间的输入。每个偏好都是分配给相应目标的权重向量，每个目标都是对放置特征的度量。该方法还包括训练NN将宏布置在一组训练芯片上，以优化根据目标和偏好计算的回报。然后NN生成芯片当前状态下动作的概率分布，该动作表示芯片上放置宏的坐标。NN还生成一系列(状态、动作)对以形成轨迹，其中轨迹中的最终状态对应于完成的宏布置。

在另一个实施例中，提供了一种用于训练NN以执行宏布置的方法。该方法包括接收一组目标轨迹，这些轨迹对应于训练组中各个芯片上各个宏的放置。每个目标轨迹中的最终状态对应于目标放置的完成。该方法还包括搜索所生成的目标回报大于学习回报的回报函数，其中目标回报是根据目标轨迹计算的并且学习回报是根据NN生成的轨迹计算的。该方法还包括搜索参数以更新NN，使得NN生成能使学习回报最大化的更新轨迹。