[实用新型]集成结势垒肖特基二极管的平面型功率MOSFET器件

说明书

本申请公开了集成结势垒肖特基二极管的平面型功率MOSFET器件，用以解决现有的结势垒肖特基元胞和MOSFET元胞，在共同占用器件的有源区部分时存在冲突的技术问题。器件包括：外延层与在外延层的第一侧表面分布的复合元胞；复合元胞包括：阱区、源极区域、第一高掺杂P型区域及结势垒肖特基区域；结势垒肖特基区域包含肖特基区域以及第二高掺杂P型区域；阱区环绕区域形成结型场效应管JFET区域；阱区与外延层间形成第一PN结，与源极区域间形成第二PN结，第二高掺杂P型区域与外延层间形成第三PN结；JFET区域与肖特基区域的宽度的取值范围均在相同的预设区间。本申请通过上述器件解决了结势垒肖特基元胞和MOSFET元胞，在共同占用器件的有源区部分时存在冲突的问题。

技术领域

本申请涉及半导体制造技术领域，尤其涉及集成结势垒肖特基二极管的平面型功率MOSFET器件。

背景技术

碳化硅晶体中存在基晶面位错(BPD)，在一定条件下，基晶面位错(BPD)可以转化为堆垛层错(SF)。当碳化硅功率MOSFET器件中的体二极管导通时，在双极型运行下，电子-空穴的复合会使堆垛层错(SF)继续扩展，发生双极性退化。这一现象使得碳化硅功率MOSFET的导通压电阻增大，阻断模式下的漏电流增大，体二极管的导通压降增大，从而降低器件的可靠性。

在实际的电路应用中，为了避免双极性退化，设计者一般使用外部反向并联肖特基二极管来抑制功率MOSFET器件中的体二极管。然而，出于成本的考虑，我们可以将结势垒肖特基二极管嵌入到功率MOSFET器件中的每个元胞单元，同时整个器件共用同一个的终端结构，这样一来，可以减小总芯片尺寸。

但是对于元胞内部集成结势垒肖特基二极管的碳化硅平面功率MOSFET器件，结势垒肖特基元胞和MOSFET元胞共同占用器件的有源区部分会存在冲突关系。因此，如何解决现有的结势垒肖特基元胞和MOSFET元胞，在共同占用器件的有源区部分时存在冲突的问题亟待解决。

发明内容

本申请实施例提供了集成结势垒肖特基二极管的平面型功率MOSFET器件，用以解决现有的结势垒肖特基元胞和MOSFET元胞，在共同占用器件的有源区部分时存在冲突的技术问题。

本申请实施例提供了集成结势垒肖特基二极管的平面型功率MOSFET器件，其特征在于，器件包括：外延层，以及在外延层的第一侧表面分布的复合元胞；其中，外延层为N型区域；复合元胞包括：阱区、源极区域、第一高掺杂P型区域及结势垒肖特基区域；其中：阱区为P型区域，源极区域与肖特基区域为N型区域；第一高掺杂P型区域环绕结势垒肖特基区域；第一高掺杂P型区域与结势垒肖特基区域为同心正多边形或同心圆环结构；结势垒肖特基区域包含预设数量个第二高掺杂P型区域，以及在高掺杂P型区域之间形成的肖特基区域；在阱区环绕的区域形成结型场效应管JFET区域；阱区与外延层间形成第一PN结，阱区与源极区域间形成第二PN结，预设数量个第二高掺杂P型区域与外延层间形成第三PN结；JFET区域的宽度的取值范围与肖特基区域的宽度的取值范围均在相同的预设区间。

本申请实施例提供的集成结势垒肖特基二极管的平面型功率MOSFET器件，通过对结势垒肖特基元胞和MOSFET元胞融合的特殊设计，不仅解决了现有的结势垒肖特基元胞和MOSFET元胞，在共同占用器件的有源区部分时存在冲突的问题，还保证了在较小的MOSFET器件导通损耗的前提下，使得结势垒肖特基二极管具有较高的电流导通能力。

在本申请的一种实现方式中，阱区与第二高掺杂P型区域接触；阱区与其环绕的结型场效应管JFET区域为同心圆环结构或同心正多边形结构。

在本申请的一种实现方式中，器件还包括：欧姆接触金属；欧姆接触金属覆盖于第一高掺杂P型区域及部分源极区域表面；欧姆接触金属与第一高掺杂P型区域间形成第一欧姆接触；欧姆接触金属与源极区域间形成第二欧姆接触；第一欧姆接触与第二欧姆接触相互连接，以抑制MOSFET器件内部的寄生双极晶体管效应。