[发明专利]集成电路裸片的堆叠在审
申请号: | 202211696113.0 | 申请日: | 2022-12-28 |
公开(公告)号: | CN116504764A | 公开(公告)日: | 2023-07-28 |
发明(设计)人: | I·布尔施泰因 | 申请(专利权)人: | 迈络思科技有限公司 |
主分类号: | H01L25/07 | 分类号: | H01L25/07;H01L23/48;H01L23/31 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 徐爱萍 |
地址: | 以色列约*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 堆叠 | ||
本公开涉及集成电路裸片的堆叠。一种电子器件包括第一集成电路(IC)芯片和第二IC裸片。第一IC裸片包括在第一IC裸片的第一表面上以第一几何图案排列的第一组接触焊点,第二IC裸片包括在第二IC裸片的第二表面上以第二几何图案排列的第二组接触焊点,该第二几何图案是第一几何图案的镜像。第二IC裸片的第二表面面对第一IC裸片的第一表面,并且第一组接触焊点和第二组接触焊点相互对齐并且安装在彼此上。
技术领域
本发明一般涉及电子器件的封装,特别是涉及用于改进集成电路(IC)裸片正面对正面堆叠的技术。
背景技术
在本领域中已知各种正面对正面堆叠电子器件的技术。
发明内容
本文所述的本发明的实施例提供一种包括第一集成电路(IC)裸片和第二IC裸片的电子器件。第一IC裸片包括在第一IC裸片的第一表面上以第一几何图案排列的第一组接触焊点(contact pad),第二IC裸片包括在第二IC裸片的第二表面上以第二几何图案排列的第二组接触焊点,该第二几何图案是第一几何图案的镜像。第二IC裸片的第二表面面对第一IC裸片的第一表面,并且第一组接触焊点和第二组接触焊点相互对齐并安装在彼此上。
在一些实施例中,第一几何图案在第一IC裸片的平面内在关于给定轴的反射下是非对称的,并且第二几何图案是第一几何图案相对于给定轴的镜像。在其他实施例中,第一组和第二组中的每组中的接触焊点包括第一类型的一个或更多个第一接触焊点和第二类型的一个或更多个第二接触焊点,并且当第二表面面对第一表面时,第一组和第二组中的第一接触焊点安装在彼此上,并且第一组和第二组中的第二接触焊点安装在彼此上。在另一些实施例中,第一IC裸片和第二IC裸片中的每一个都包括第一部分和第二部分,并且当第二表面面对第一表面时,第一和第二组的第一部分安装在彼此上并且第一组和第二组的第二部分安装在彼此上。
在一个实施例中,第一IC裸片包括至少具有给定层的第一组层,该给定层包括以第一几何模型排列的第一组电路组件,并且所述第二IC裸片包括具有至少所述给定层的第二组层,该所述给定层包括在所述第二组的所述给定层上以第二几何模型排列的第二组电路组件,该第二几何模型是所述第一几何模型的镜像。在另一个实施例中,第一IC裸片和第二IC裸片包括同一产品。
根据本发明的实施例,还另外提供了一种掩模版(reticle)组,该组包括:(a)用于产生第一集成电路(IC)裸片的至少第一掩模,所述第一掩模包括以第一几何图案排列并且被配置为使撞击在其上的光束衰减的第一组元件;以及(b)用于产生第二IC裸片的至少第二掩模,该第二掩模包括第二组元件,所述第二组元件(i)以作为所述第一几何图案的镜像的第二几何图案排列,并且(ii)被配置为使撞击在其上的所述光束衰减。
在一些实施例中,第一掩模和第二掩模位于该组中不同的第一掩模版和第二掩模版中。在其他实施例中,第一和第二掩模位于该组中同一掩模版的不同的第一部分和第二部分中。
根据本发明的一个实施例,进一步提供了一种用于生产电子器件的方法,该方法包括:在第一集成电路(IC)裸片的第一表面上,产生以第一几何图案排列的第一组接触焊点。产生以第二几何图案排列的第二组接触焊点,该第二几何图案排列是第一几何图案的镜像。第二IC裸片的第二表面与第一IC裸片的第一表面相对放置,使得第一组接触焊点和第二组接触焊点相互对齐,并且第一组接触焊点和第二组接触焊点相互耦接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于迈络思科技有限公司,未经迈络思科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211696113.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种带电显示的局放装置
- 下一篇:一种弹带尺寸修复机构
- 同类专利
- 专利分类