[发明专利]重掺衬底片外延后在汞CV电阻率测试前的表面处理方法

说明书

本发明涉及一种重掺衬底片外延后在汞CV电阻率测试前的表面处理方法，所属半导体加工技术领域，包括如下操作步骤：第一步：硅片在外延后，外延层表面会生长出一层不规则的氧化层，采用氢氟酸将外延层表面氧化层洗去。第二步：用去离子水进行冲洗，冲去表面残留的氢氟酸和一些氧化膜杂质；第三步：冲洗后进行干燥，蒸干表面残余水分。第四步：抛光片为P型则洗净结束，进行汞CV测试。第五步：当抛光片为N型则继续使用双氧水加氨水进行浸泡处理。第六步：处理后用去离子水冲洗表面残留的双氧水和氨水。第七步：最后经过干燥洗净，接着进行汞CV测试。通过表面处理调整相位角提高硅片在汞CV电阻率测试中稳定性，避免出现漏电导致测试不出结果。

技术领域

本发明涉及半导体加工技术领域，具体涉及一种重掺衬底片外延后在汞CV电阻率测试前的表面处理方法。

背景技术

在进行8寸外延实验片调试过程中，我们一般会先进行膜厚和电阻率的调试，而电阻率的调试我们一般有三种方法：四探针测试法、SRP扩展电阻测量法、汞CV电容电压测试法，其中的使用范围及优缺点如下：

汞CV测试仪就是利用肖特基势垒电容的C-V特性来测试N型重掺衬底上N型硅外延层掺杂浓度即电阻率的测试方法。

用汞CV法测外延层掺杂浓度和电阻率就是在测试时，硅片表面与汞探针相接触，形成一个金属-半导体结构的肖特基结，N型外延层与汞探针相接触时，在N型外延层一侧形成势垒。在汞金属与外延层之间加直流反向偏压时，肖特基势垒宽度向外延层中扩展，如果直流偏压上叠加一个小信号电压，其势垒电容随外加电压的变化而变化，可起到电容作用。通过电容-电压的变化关系，可以通过其得出金属-半导体肖特基势垒在硅外延层一侧的掺杂浓度分布。通常在进行外延后，外延层表面会有不规则氧化层，如果在有不规则氧化层的情况下进行电阻率测试，会产生漏电导致测试不出结果，因此在进行汞CV测试前，外延片表面应进行表面处理。

发明内容

本发明主要解决现有技术中存在的不足，提供了一种重掺衬底片外延后在汞CV电阻率测试前的表面处理方法，通过表面处理调整相位角提高硅片在汞CV电阻率测试中稳定性，避免出现漏电导致测试不出结果。

本发明的上述技术问题主要是通过下述技术方案得以解决的：

一种重掺衬底片外延后在汞CV电阻率测试前的表面处理方法，包括如下操作步骤：

第一步：硅片在外延后，外延层表面会生长出一层不规则的氧化层，采用氢氟酸将外延层表面氧化层洗去，在氢氟酸中进行浸泡腐蚀的温度为65℃，时间为4～7min。

第二步：用去离子水进行冲洗，冲去表面残留的氢氟酸和一些氧化膜杂质；

第三步：冲洗后进行干燥，蒸干表面残余水分。

第四步：抛光片为P型则洗净结束，进行汞CV测试。

第五步：当抛光片为N型则继续洗净步骤，使用双氧水加氨水进行浸泡处理，浸泡温度为65℃，时间为8～12min。

第六步：处理后用去离子水冲洗表面残留的双氧水和氨水。

第七步：最后经过干燥洗净结束即表面处理完成，洗净结束后进行汞CV测试。

作为优选，通过CVD腐蚀机会进行端面腐蚀来腐蚀背面的CVD层，通过正面不贴膜来使背封片正反面均进行腐蚀。

作为优选，若不是背封片，则将背面贴膜后进行腐蚀。

作为优选，在经过表面处理后的外延片，若外延片浓度较小电阻率较大，测得结果正常，所有测试点相位角通常都稳定在88°以上且小于90°，当相位角均为90°时无法测量电阻率，电阻率显示结果均为NaN。

作为优选，测试点相位角在89°以上结果最佳。