[发明专利]一种堆叠封装的功率MOSFET器件及其加工方法

说明书

本发明公开了一种堆叠封装的功率MOSFET器件，包括P型衬底(1)，其特征在于：在P型衬底(1)上依次设置有P型外延层(2)、N型漂移区(3)以及N型漏区(4)，P型外延层(2)上设有均与N型漂移区(3)和N型漏区(4)相接触的栅极结构；在栅极结构与P型外延层(2)之间分别设有相互接触的N型源区(5)和金属沉片(7)；N型漏区(4)上设有与栅极结构相接触的漏极金属电极(10)，P型衬底(1)的下端设有源极金属电极(11)。本发明不仅结构简单，还能使源极电极可以从器件底部引出，因此为特定应用时器件的堆叠设置提供了可能性，能显著提高封装效率，减小芯片面积，适合推广使用。

技术领域

本发明涉及一种功率MOSFET器件，尤其涉及一种堆叠封装的功率MOSFET器件及其加工方法。

背景技术

随着功率半导体行业的不断发展，各种功率MOSFET器件得到广泛应用。在功率MOSFET器件的设计中，分离栅MOSFET(Split Gate Trench MOSFET，SGT-MOSFET)相比于传统功率MOSFET器件，它的开关特性更好，导通损耗更低，因此得到广泛的应用，但因为其结构上源漏电极位置的限制，导致其在特定应用时不能实现多个器件堆叠封装。如何在不明显降低原有结构电学性能的前提下，改进器件的结构使之能够实现多器件的堆叠封装成为了一大问题。

发明内容

针对现有技术存在的不足之处，本发明的目的在于提供一种堆叠封装的功率MOSFET器件及其加工方法，使源极电极可以从器件底部引出，因此为特定应用时器件的堆叠设置提供了可能性，能显著提高封装效率，减小芯片面积。

本发明的目的通过下述技术方案实现：

一种堆叠封装的功率MOSFET器件，包括P型衬底，在P型衬底上依次设置有P型外延层、N型漂移区以及N型漏区，P型外延层上设有均与P型外延层、N型漂移区以及N型漏区相接触的栅极结构；在栅极结构与P型外延层之间分别设有相互接触的N型源区和金属沉片；N型漏区上设有与栅极结构相接触的漏极金属电极，P型衬底的下端设有源极金属电极。

优选地，栅极结构包括设置在P型外延层左侧顶部并分别与N型漂移区的左侧面、N型漏区的左侧面和上表面、以及漏极金属电极的左侧面相接触的氧化层，设置在氧化层的底部的多晶硅栅，以及设置在氧化层左侧并位于多晶硅栅上方的分离栅；N型源区和金属沉片均设置在氧化层与P型外延层之间。

优选地，氧化层为由绝缘材料制成的绝缘介质。

优选地，金属沉片位于N型源区的左侧，且金属沉片由金属材料或金属化合物沉积形成。

优选地，P型衬底与P型外延层、N型漂移区、N型漏区以及N型源区均由半导体材料制成。

一种堆叠封装的功率MOSFET器件的加工方法，包括以下步骤：

A.在P型衬底上设置P型外延层模型，并在P型外延层模型上设置N型漂移区；在P型外延层模型上设置覆盖P型外延层模型上表面和N型漂移区左侧面与上表面的栅氧化层底层模型；

B.在栅氧化层底层模型与N型漂移区之间注入N型杂质并形成N型漏区，并在栅氧化层底层模型与P型外延层模型之间注入N型杂质并形成N型源区模型；

C.在栅氧化层底层模型上设置多晶硅栅，并将栅氧化层底层模型设置为第一栅氧化层底层，将N型源区模型设置为N型源区，将P型外延层模型设置为P型外延层；

D.在P型外延层上设置与N型源区相接触的金属沉片，并使金属沉片的上表面与N型源区的上表面平齐；

E.在金属沉片上淀积氧化层，并形成覆盖多晶硅栅上表面的第一淀积氧化层；刻蚀掉第一栅氧化层底层位于第一淀积氧化层上表面以上的部分，并形成第二栅氧化层底层；

F.在第一淀积氧化层和第二栅氧化层底层上再次淀积氧化层，并形成第二淀积氧化层；在第二积氧化层上设置分离栅；