[发明专利]LDMOS器件

说明书

本申请公开了一种LDMOS器件，包括：衬底；栅极，其形成于衬底上方，栅极和衬底之间形成有栅介质层，栅极一侧形成有侧墙，栅极另一侧形成有SRO层，SRO层的底部覆盖栅极另一侧的顶部和周侧，栅介质层另一侧的暴露区域，以及栅极另一侧预定区域的衬底表面；SAB层，其形成于SRO层上。本申请通过在LDMOS器件的栅极和SAB层之间形成SRO层，该SRO层有利于辅助阱区耗尽，改善沟道弱反型，从而改善开关型LDMOS的漏电性能。

技术领域

本申请涉及半导体集成电路技术领域，具体涉及一种LDMOS器件。

背景技术

双扩散金属氧化物半导体场效应管(double-diffused metal-oxide-semiconductor field-effect transistor，DMOSFET，本申请中简称为“DMOS”)具有耐高压、大电流驱动能力和极低功耗等特点，其主要有两种类型：垂直双扩散金属氧化物半导体场效应管(vertical double-diffused metal-oxide-semiconductor field-effecttransistor，VDMOSFET，可简称为“VDMOS”)和横向双扩散金属氧化物半导体场效应管(lateral double-diffused metal-oxide-semiconductor field-effect transistor，LDMOSFET，本申请中简称为“LDMOS”)。

其中，LDMOS器件由于易与互补金属氧化物半导体(complementary metal-oxidesemiconductor，CMOS)工艺相兼容而被广泛应用于各种半导体器件产品中。对于LDMOS器件，尤其是开关型LDMOS，其具有开关速度快，频率特性好以及驱动功率小等优点，当其工作在开关状态时，漏电会严重影响电路的频率及功耗，相关技术中提供的LDMOS器件，通常在沟道弱反型时会遇到严重的漏电问题。鉴于此，亟待提供一种抗漏电性能较佳的LDMOS器件。

发明内容

本申请提供了一种LDMOS器件，可以解决相关技术中提供的LDMOS器件抗漏电性能较差的问题，该器件包括：

衬底；

栅极，所述栅极形成于所述衬底上方，所述栅极和所述衬底之间形成有栅介质层，所述栅极一侧形成有侧墙，所述栅极另一侧形成有SRO层，所述SRO层的底部覆盖所述栅极另一侧的顶部和周侧，所述栅介质层另一侧的暴露区域，以及所述栅极另一侧预定区域的衬底表面；

SAB层，所述SAB层形成于所述SRO层上。

在一些实施例中，所述衬底依次包括硅衬底和形成于所述硅衬底上的外延层。

在一些实施例中，所述硅衬底中形成有第一掺杂区，所述外延层中形成有第二掺杂区，所述第一掺杂区的底部和所述第二掺杂区的顶部接触，所述第二掺杂区中形成有第三掺杂区。

在一些实施例中，所述第一掺杂区为所述LDMOS器件的埋层，所述第二掺杂区为所述LDMOS器件的阱区，所述第三掺杂区为所述LDMOS器件的LDD区。

在一些实施例中，所述栅极一侧的衬底中依次形成有第一重掺杂区和第二重掺杂区，所述栅极另一侧的衬底中形成有第一重掺杂区；

所述第一重掺杂区以及所述第二重掺杂区中的杂质浓度高于所述硅衬底、所述外延层、所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区中的杂质浓度。

在一些实施例中，所述硅衬底、所述外延层、所述第三掺杂区以及所述第二重掺杂区中掺杂有第一类型的杂质，所述第一掺杂区、所述第二掺杂区以及所述第一重掺杂区中掺杂有第二类型的杂质。

在一些实施例中，所述LDMOS器件为开关型器件。

在一些实施例中，所述栅介质层为台阶型。

本申请技术方案，至少包括如下优点：