[发明专利]实现矩阵转置乘的方法、协处理器、服务器及存储介质

说明书

本发明提出了一种实现矩阵转置乘的方法、协处理器、服务器及存储介质，方法包括：由CPU向协处理器下发进行矩阵转置乘计算的RISC指令；响应于协处理器获得RISC指令，从内存中分别提取第一矩阵和第二矩阵，并将第一矩阵的每一列数据和第二矩阵的每一行数据分别存放在不同的独立片上缓存中；在一个时钟周期内同时读取多个独立片上缓存中的一行数据和对应的一列数据，送入多个乘法器中以并行的执行矩阵乘计算；将获得的多个乘积结果存入片上存储，并写回内存。本发明利用协处理器执行RISC指令，既能解决CPU性能上限问题，又能避免辅助硬件运行指令速度慢的问题，且能在一个时钟周期内同时获得一整行和一整列数据计算矩阵乘。

技术领域

本发明涉及计算机芯片设计领域，尤其涉及一种实现矩阵转置乘的方法、协处理器、服务器及存储介质。

背景技术

随着国际竞争越来越激烈，各行业对于国产处理器的要求越来越紧迫，于是推出了RISC-V（Reduced Instruction Set Computer），意思是第五代精简指令处理器。它是一种全新的指令集架构，具有开源、自主可控的优势。

矩阵的转置乘积计算几乎存在于所有的科学工程计算领域，包括现在的图像处理，边缘计算，人工智能，大数据处理等热门领域。对于加速对称矩阵的转置乘积计算，传统的方式是无非是提高CPU的性能或者提升增加其它的辅助硬件来实现加速。然而，在芯片工艺技术没有新突破之前，CPU的性能已经几乎到达瓶颈，辅助硬件的运行频率相较于CPU又很低，只有几百MHz（CPU运行指令的速度都在1GHz以上甚至更高的频率）。

因此，如何利用RISC-V提升矩阵的转置乘计算的速度是本领域内迫切需要解决的技术问题。

发明内容

为解决上述技术问题，在本发明的第一方面，提出了一种实现矩阵转置乘的方法，所述方法包括：由CPU向协处理器下发进行矩阵转置乘计算的RISC指令；响应于所述协处理器获得所述RISC指令，从内存中分别提取第一矩阵和第二矩阵，并将所述第一矩阵的每一列数据和第二矩阵的每一行数据分别存放在不同的独立片上缓存中；在一个时钟周期内同时读取多个所述独立片上缓存中的一行数据和对应的一列数据，送入多个乘法器中以并行的执行矩阵乘计算；将获得的多个乘积结果存入片上存储，并写回所述内存。

在一个或多个实施例中，所述方法还包括：为所述协处理器配置2N个独立的片上缓存并均分为两组，每组独立的片上缓存用于存放第一矩阵或第二矩阵；其中，N为大于等于1的正整数。

在一个或多个实施例中，所述方法还包括在由CPU向协处理器下发进行矩阵转置乘计算的RISC指令之前，为目标协处理器编译目标RISC指令。

在一个或多个实施例中，所述RISC指令包括：第一寄存器字段，用于控制修改第一寄存器的值，所述第一寄存器的值包括所述内存的结果存储地址、矩阵数据在所述内存中的存储地址或矩阵的尺寸；第二寄存器字段，用于控制修改第二寄存器的值，所述第二寄存器的值包括所述内存的结果存储地址、矩阵数据在所述内存中的存储地址或矩阵的尺寸；状态指示字段，用于控制修改第三寄存器的值以用于控制所述协处理器进入数据接收准备；第一寄存器读操作字段，用于控制所述协处理器是否读取第一寄存器的值；第二寄存器读操作字段，用于控制所述协处理器是否读取第二寄存器的值；写回操作字段，用于控制对应的RISC指令是否执行对所述第三寄存器的状态写回；指令操作码字段，用于指示当前RISC指令中各字段的值的含义。

在一个或多个实施例中，根据指令操作码字段的值的不同，所述RISC指令包括准备指令，用于控制：将内存的结果存储地址写入所述协处理器的第二寄存器；控制协处理器读取所述第二寄存器的值；以及执行对所述第三寄存器的状态写回以控制所述协处理器进入数据接收准备。