[发明专利]SJ-IGBT器件及其形成方法

说明书

一种SJ‑IGBT器件及其形成方法，所述方法包括：提供半导体衬底；向所述半导体衬底内进行P型体区离子注入，以形成P型体掺杂区；在所述半导体衬底内形成P型柱体，其中，所述P型柱体的顶部表面与所述半导体衬底的表面之间的第一距离大于所述P型体掺杂区的底部表面与所述半导体衬底的表面之间的第二距离；形成介质层，所述介质层覆盖所述P型体掺杂区以及P型柱体，并对相邻的P型体掺杂区与P型柱体进行隔离。本发明可以降低生产成本，提高生产效率，减少工艺限制。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种SJ-IGBT器件及其形成方法。

背景技术

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，是由双极型三极管(Bipolar Junction Transistor，BJT)和绝缘栅型场效应管(Metal OxideSemiconductor Field-Effect Transistor，MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET输入阻抗高、驱动简单、开关速度高的优点以及BJT电流密度大、饱和压降低、电流处理能力强的优点，是较为理想的全控型器件。

超结(Super Junction，SJ)可以包括交替相间排列的N型柱体和P型柱体，位于IGBT的漂移区内，能够降低器件正向导通功耗、提升器件正向导通性能以及增加器件功率密度。

在现有的SJ-IGBT器件中，在漂移区上方可能会存在P型掺杂区域，且P型掺杂区域与P型柱体可能存在相互接触区域，甚至存在重叠区域，导致在器件正向导通时载流子(如空穴)被抽取，影响器件性能。

然而，在现有的对SJ-IGBT器件进行改进的方法中，工艺较为复杂导致生产成本较高，且对SJ-IGBT器件的形成工艺顺序具有较大限制。

发明内容

本发明解决的技术问题是提供一种SJ-IGBT器件及其形成方法，可以降低生产成本，提高生产效率，减少工艺限制。

为解决上述技术问题，本发明实施例提供一种SJ-IGBT器件的形成方法，包括：提供半导体衬底；向所述半导体衬底内进行P型体区离子注入，以形成P型体掺杂区；在所述半导体衬底内形成P型柱体，其中，所述P型柱体的顶部表面与所述半导体衬底的表面之间的第一距离大于所述P型体掺杂区的底部表面与所述半导体衬底的表面之间的第二距离；形成介质层，所述介质层覆盖所述P型体掺杂区以及P型柱体，并对相邻的P型体掺杂区与P型柱体进行隔离。

可选的，在所述半导体衬底内形成P型柱体，包括：形成P型柱体材料层，所述P型柱体材料层的顶部表面与所述半导体衬底表面齐平或者高于所述半导体衬底的表面；对所述P型柱体材料层进行回刻蚀，以得到所述P型柱体。

可选的，形成P型柱体材料层，包括：对所述半导体衬底进行刻蚀，以得到P型柱体沟槽；在所述P型柱体沟槽内形成P型柱体材料；对所述P型柱体材料进行平坦化处理，以得到所述P型柱体材料层。

可选的，对所述P型柱体材料层进行回刻蚀，包括：采用干法刻蚀工艺，对所述P型柱体材料层进行回刻蚀；其中，所述干法刻蚀工艺的刻蚀厚度基于所述第二距离确定，所述第二距离越大，所述刻蚀厚度越大。

可选的，所述方法还包括：在向所述半导体衬底内进行P型体区离子注入之前，在所述半导体衬底内形成栅极结构。

可选的，所述方法还包括：在向所述半导体衬底内进行P型体区离子注入之后，以及在所述半导体衬底内形成P型柱体之前，在所述半导体衬底内形成栅极结构。

可选的，所述方法还包括：在所述半导体衬底内形成P型柱体之后，以及在形成所述介质层之前，在所述半导体衬底内形成栅极结构。