[发明专利]一种栅对准选区JFET注入的VDMOSFET器件及其制备方法在审
申请号: | 202211329546.2 | 申请日: | 2022-10-27 |
公开(公告)号: | CN115692200A | 公开(公告)日: | 2023-02-03 |
发明(设计)人: | 韩超;谷晓洁;汤晓燕;陶利;王东;吴勇;陈兴;黄永 | 申请(专利权)人: | 西安电子科技大学芜湖研究院 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/06;H01L29/10 |
代理公司: | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人: | 李薇 |
地址: | 241002 安徽省芜湖市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 对准 选区 jfet 注入 vdmosfet 器件 及其 制备 方法 | ||
1.一种栅对准选区JFET注入的VDMOSFET器件的制备方法;其特征在于,包括:
在N+衬底(1)上外延形成N-漂移区(2),在所述N-漂移区(2)上淀积SiO2层(201);
在所述SiO2层(201)上使用预设的多晶硅栅(7)的掩膜版形成反转胶图形(202);
刻蚀所述反转胶图形(202)之间的所述SiO2层(201),形成凹槽(2011);
在所述SiO2层(201)上表面及所述凹槽(2011)中进行离子注入以在所述凹槽(2011)下方形成JFET区(3);
在所述N-漂移区(2)上方依次形成SiO2栅氧化层(6)和多晶硅栅(7);
利用所述多晶硅栅(7)进行自对准离子注入,并退火推结,以在所述JFET区(3)两侧分别形成一个P阱(4),在每个P阱(4)上表面进行离子注入及退火推结,形成N+源区(5);
在所述SiO2栅氧化层(6)和多晶硅栅(7)上淀积形成层间介质(8),以覆盖所述SiO2栅氧化层(6)以及所述多晶硅栅(7)的上表面和侧面,并在整个器件的上表面形成源极;
在所述N+衬底(1)背面形成漏极(10)。
2.根据权利要求1所述的栅对准选区JFET注入的VDMOSFET器件的制备方法,其特征在于,所述在所述SiO2层(201)上使用预设的多晶硅栅(7)的掩膜版形成反转胶图形(202),包括:
将预设的多晶硅栅(7)的掩膜版中多晶硅栅(7)的图像置于所述SiO2层(201)的中心位置,使用所述多晶硅栅(7)的掩膜版在所述SiO2层(201)上进行反转光刻,并进行曝光、显影,形成反转胶图形(202)。
3.根据权利要求1所述的栅对准选区JFET注入的VDMOSFET器件的制备方法,其特征在于,所述刻蚀所述反转胶图形(202)之间的所述SiO2层(201),形成凹槽(2011),包括:
刻蚀位于所述反转胶图形(202)之间的所述SiO2层(201),形成凹槽(2011),所述凹槽(2011)的底部与所述N-漂移区(2)的上表面平齐。
4.根据权利要求1所述的栅对准选区JFET注入的VDMOSFET器件的制备方法,其特征在于,所述在所述SiO2层(201)上表面及所述凹槽(2011)中进行离子注入以在所述凹槽(2011)下方形成JFET区(3),包括:
去除所述反转胶图形(202),在所述SiO2层(201)上表面以及所述凹槽(2011)上方进行离子注入,并退火推结形成JFET区(3),去除所述SiO2层(201)。
5.根据权利要求4所述的栅对准选区JFET注入的VDMOSFET器件的制备方法,其特征在于,在所述SiO2层(201)上表面以及所述凹槽(2011)上方进行离子注入,包括:
在所述SiO2层(201)上表面以及所述凹槽(2011)上方注入与所述N-漂移区(2)的掺杂类型相同的离子,并且,在所述SiO2层(201)上表面以及所述凹槽(2011)上方注入的离子掺杂浓度大于所述N-漂移区(2)的掺杂浓度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学芜湖研究院,未经西安电子科技大学芜湖研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211329546.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种改进的聚苯醚生产过程状态快速估计方法
- 下一篇:油样取样装置及取样方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造