[发明专利]一种多模态存算一体阵列结构、芯片

说明书

本发明涉及半导体集成电路技术领域，公开了一种多模态存算一体阵列结构、芯片，包括：内核单元阵列、与所述内核单元阵列中以行为单位的所有内核单元对应的功能线、与所述内核单元阵列中以列为单位的所有内核单元对应的互补功能线和位线BL；使得能够实现TCAM功能、CNN和SNN运算；本发明提供的多模态存算一体阵列突破冯.诺依曼计算体系架构，集存算多模态为一体，实现高效的运行与计算效力，解决了算力问题，同时提供的新阵列方式促进高集成度电路的发展。

技术领域

本发明涉及半导体集成电路技术领域，具体为一种多模态存算一体阵列结构、芯片。

背景技术

随着数字化时代的高速发展，对算力的需求日益迫切，但随着摩尔定律达到极限，依靠微缩化增加集成度来提升芯片算力变得越来越困难。多样化算力架构为提升算力性能指明方向。与大多数计算机中使用的冯.诺依曼计算体系架构相比，存算一体架构通过忆阻器的阻值进行数据存储与计算，然后通过交叉阵列的形式实现高度集成，获得了高能效且出色的计算效力。目前三态内容寻址存储（以下简称TCAM）是被应用在网络节点中对地址寻址与搜索，通过内核忆阻器阻值变化存储[0]、[1]及[X(随意)]三种逻辑状态，将数据通过搜索线SL（Search Line）输入与TCAM中存储的数据进行并行比较来执行搜索功能，并在检测到匹配时通过匹配线ML（Match Line）返回数据地址。卷积神经网络（以下简称CNN）和脉冲神经网络(以下简称SNN)作为第三代人工神经网络，每个阵列节点为一个忆阻器单元，忆阻器的电导为权值，信号数据由字线WL（Word Line）输入数据通过阵列实现类脑运算经位线BL（Bit Line）输出，但CNN输入输出是模拟值，SNN的神经元输入输出的是单个数字脉冲。因此对于TCAM、CNN及SNN等应用而言，尽管皆是基于忆阻器的阵列，但阵列计算运行模式与架构不同，所以需要设计可重构的外围电路阵列，同时支持TCAM、CNN及SNN不同的计算与运行模式，获得满足不同应用场景需求的多模态融合存算一体阵列。

发明内容

本发明的目的在于克服现有TCAM、CNN及SNN具有各自独特的计算运行模式，限制了神经形态阵列的通用性的问题，提供了一种多模态存算一体阵列结构、芯片。

为了实现上述目的，本发明提供一种多模态存算一体阵列结构，包括：内核单元阵列、与所述内核单元阵列中以行为单位的所有内核单元对应的功能线、与所述内核单元阵列中以列为单位的所有内核单元对应的互补功能线和位线BL；

所述内核单元用于将从对应的互补功能线输入的搜索信号搜索的状态与所述内核单元内部存储的数据位进行匹配分析，并将匹配分析结果输出至对应的功能线，从而实现TCAM功能；

所述内核单元用于将从对应的功能线输入的模拟信号或者脉冲信号与所述内核单元内设置的神经网络权值进行计算，并将计算结果输出至对应的位线BL，从而实现对应的CNN或者SNN运算。

作为一种可实施方式，所述互补功能线包括第一互补功能线和第二互补功能线，所述内核单元阵列中以列为单位的所有内核单元的第三端连接同一条第一互补功能线，所述内核单元阵列中以列为单位的所有内核单元的第四端连接同一条第二互补功能线，所述内核单元阵列中以列为单位的所有内核单元的第五端连接同一条位线BL，所述位线BL连接接地端。

作为一种可实施方式，每个内核单元都包括第一忆阻器、第二忆阻器、第一晶体管、第二晶体管和差分放大器；所述第一忆阻器的顶电极和所述第二忆阻器的顶电极连接功能线，所述第一忆阻器的底电极连接第一晶体管的漏极，所述第二忆阻器的底电极连接第二晶体管的漏极，所述第一晶体管的栅极连接所述内核单元的第三端，所述第二晶体管的栅极连接所述内核单元的第四端，所述第一晶体管的源极连接所述差分放大器的第一输入端，所述第二晶体管的源极连接所述差分放大器的第二输入端，所述差分放大器的输出端分别连接所述内核单元的第五端。