[发明专利]一种多模态存算一体阵列结构、芯片

权利要求书

1.一种多模态存算一体阵列结构，其特征在于，包括：内核单元阵列、与所述内核单元阵列中以行为单位的所有内核单元对应的功能线、与所述内核单元阵列中以列为单位的所有内核单元对应的互补功能线和位线BL；

所述内核单元用于将从对应的互补功能线输入的搜索信号搜索的状态与所述内核单元内部存储的数据位进行匹配分析，并将匹配分析结果输出至对应的功能线，从而实现TCAM功能；

所述内核单元用于将从对应的功能线输入的模拟信号或者脉冲信号与所述内核单元内设置的神经网络权值进行计算，并将计算结果输出至对应的位线BL，从而实现对应的CNN或者SNN运算；

当执行TCAM功能时，差分放大器为关闭状态，所述内核单元中对应存储的数据位为0、1和X其中的一种，输入的搜索信号对应搜索的状态为0或1；

当与对应功能线连接的以行为单位的所有内核单元中的内核单元存储的数据位为X，对应功能线输出为高电平，或者，当与对应功能线连接的以行为单位的所有内核单元中的内核单元存储的数据位为0或1，且存储的数据位与搜索信号对应搜索的状态一致时，对应功能线输出为高电平；当与对应功能线连接的以行为单位的所有内核单元中的至少一个内核单元存储的数据位为0或1，且存储的数据位与搜索信号对应搜索的状态不一致时，对应功能线输出为低电平。

2.根据权利要求1所述的多模态存算一体阵列结构，其特征在于，所述互补功能线包括第一互补功能线和第二互补功能线，所述内核单元阵列中以列为单位的所有内核单元的第三端连接同一条第一互补功能线，所述内核单元阵列中以列为单位的所有内核单元的第四端连接同一条第二互补功能线，所述内核单元阵列中以列为单位的所有内核单元的第五端连接同一条位线BL，所述位线BL连接接地端。

3.根据权利要求2所述的多模态存算一体阵列结构，其特征在于，每个内核单元都包括第一忆阻器、第二忆阻器、第一晶体管、第二晶体管和差分放大器；所述第一忆阻器的顶电极和所述第二忆阻器的顶电极连接功能线，所述第一忆阻器的底电极连接第一晶体管的漏极，所述第二忆阻器的底电极连接第二晶体管的漏极，所述第一晶体管的栅极连接所述内核单元的第三端，所述第二晶体管的栅极连接所述内核单元的第四端，所述第一晶体管的源极连接所述差分放大器的第一输入端，所述第二晶体管的源极连接所述差分放大器的第二输入端，所述差分放大器的输出端分别连接所述内核单元的第五端。

4.根据权利要求3所述的多模态存算一体阵列结构，其特征在于，所述第一忆阻器、第二忆阻器、第一晶体管、第二晶体管为一体工艺制备形成，所述第一忆阻器设于所述第一晶体管的漏极表面，所述第二忆阻器设于所述第二晶体管的漏极表面，所述第一晶体管和所述第二晶体管之间还具有浅沟槽隔离区域；其中，制备所述第一忆阻器、第二忆阻器、第一晶体管、第二晶体管的工艺步骤具体包括：

基于COMS前端工艺形成浅沟槽隔离区域和位于所述浅沟槽隔离区域两侧且分别对应第一晶体管的n-阱区域和对应第二晶体管的p-阱区域；再在所述n-阱区域表面及内部形成对应第一晶体管的栅极、源极和漏极，在所述p-阱区域表面及内部形成对应第二晶体管的栅极、源极和漏极，得到第一晶体管和第二晶体管；

在所述第一晶体管和所述第二晶体管表面形成介质层，通过刻蚀工艺在所述介质区中分别形成垂直于所述第一晶体管的漏极表面的第一接触孔和垂直于所述第二晶体管的漏极表面的第二接触孔，分别在所述第一接触孔和所述第二接触孔中沉积第一氧化物层和第二氧化物层，再使用金属填充物对所述第一接触孔和所述第二接触孔进行填充形成位于所述第一氧化物层表面的第一金属填充物层和位于所述第二氧化物层表面的第二金属填充物层，得到位于所述第一晶体管的漏极表面且包含第一氧化物层和第一金属填充物层的第一忆阻器、位于所述第二晶体管的漏极表面且包含第二氧化物层和第二金属填充物层的第二忆阻器；

再基于CMOS后端工艺完成制备。

5.根据权利要求2所述的多模态存算一体阵列结构，其特征在于，所述功能线兼具匹配线ML与字线WL的功能，所述第一互补功能线和所述第二互补功能线均兼具搜索线SL和控制线VL的功能。